随着集成电路技术发展到5 nm技术节点以下，传统的Si基晶体管面临着基本物理问题和工艺技术的限制，同时，器件线宽的进一步减小，连接导线出现量子隧穿效应，严重影响了器件的物理性。面临着集成电路后摩尔时代的发展方向，目前集成电路主要发展从两个方面解决：一方面是晶体管沟槽材料质量的提升和替换；另一方面是硅基光电集成。在半导体材料中，Ge由于其较高的载流子迁移率可替代Si作为CMOS 器件沟道的理想材料；而III-V 族半导体材料，由于其天然的带隙特征，可作为硅基激光器的理想发光材料，应用到硅基光电集成中。因此基于以上背景，制备高质量的Si基Ge、III-V材料是下一步集成电路发展的核心工作。然而在Si基上进行Ge异质外延存在着穿透位错（TD）问题，Si基上III-V族异质外延面临着反相畴（APB）和穿透位错（TD）问题，这些缺陷都严重影响了薄膜的质量和器件的性能。因此，为了解决Si基异质外延APD和TD等缺陷问题，本论文主要围绕Si基异质材料Ge及GaAs材料的直接生长，采用RPCVD和MOCVD为主要外延系统，通过设计及优化外延关键工艺技术，首先将Ge的表面缺陷降至105 cm-2量级。然后在常规Si衬底上，以不同制备工艺的Ge薄膜为缓冲层，成功制备了180 nm 的8-inch GaAs晶圆，缺陷密度降至106 cm-2量级。最后在此衬底基础上制备了1270 nm的InAs/GaAs量子点激光器发光结构。本文具体的工作如下：1.在RPCVD系统下，系统深入的分析了Si上Ge异质外延的生长机理和完整的工艺研究，包括了Ge在Si衬底上初始成核演变、低温缓冲层厚度、高温生长温度、薄膜厚度到退火工艺，总结Ge异质外延的最佳工艺参数。Ge异质外延的最佳工艺条件为：硅衬底上Ge的低温二维成核时间为60 s，低温缓冲层Ge厚度为400 nm，高温生长温度为650℃，薄膜厚度为1400 nm，820℃高温 H2氛围下一次退火10 min。最佳工艺条件下制备的Ge的性能为：表面粗糙度RMS为0.81 nm，缺陷密度TDD为2.78×107 cm-2，拉应变值为0.23％。2. 在RPCVD系统下，在上述最佳工艺得到的1400 nm Ge-on-Si 衬底上，通过沟槽缺陷限制技术和同质外延工艺进行选择性外延二次Ge，并对Ge的微观形貌、晶体质量和应变特性进行表征。（1）通过CMP工艺获得RMS为0.0918 nm Ge薄膜，在此衬底上，进行选择性外延二次Ge，可将Ge的TDD降低至3.2×105 cm-2。其表面粗糙度RMS为0.68 nm，且在霍尔常温测试下，空穴载流子浓度为常规Si上外延Ge的3倍。（2）在同一片晶圆上不同位置存在不同的应变Ge。沿着Y轴方向由第一次Si基直接生长Ge到选择性外延二次Ge：Ge的应变由一次Ge的张应变（0.35%）逐渐转变为选择性外延二次Ge的压应变（-0.34%），这种应变特性为Ge基光电器件的光电特性提供了理论指导。3. 在MOCVD系统下，研究了衬底类型和Ge缓冲层对Si基GaAs表面APD消除的影响。同时通过GaAs三步外延进一步减低TDD，提高GaAs的质量。（1）在常规Si衬底和6°夹角Si衬底上，利用经过90 s CMP磨平的Ge作为缓冲层，通过两步生长法制备120 nm的GaAs外延层。其结果为：在6°夹角Si衬底上，以优化后的Ge为缓冲层，利用三步生长法制备出厚度为180 nm 8 inch GaAs晶圆，表面无APD，TDD 为7.37×107cm-2，表面RMS为1.28 nm 。但是对于常规硅衬底，优化工艺仍无解决APD缺陷。（2）在Si基选择性外延二次Ge的缓冲层的衬底上，三步法生长了180 nm 的GaAs外延层，表面光亮，无APD，表面粗糙度RMS为1.21 nm，缺陷密度TDD为2.9×107 cm-2，且具有很强的PL发光强度。此种制备技术可以解决夹角衬底生产造价比较贵，且与CMOS及制备工艺不兼容的不足，具有重要的实际应用价值。4. Si基InAs/GaAs量子点激光器发光结构的制备。在上述优化的Si基GaAs外延层的上，通过插入Al0.6Ga0.4As/GaAs应变超晶格层In0.1Ga0.9As/GaAs和In0.13Al0.87As/GaAs位错阻挡层，来进一步降低GaAs衬底的缺陷密度。ECCI分析，GaAs外延层的缺陷密度从6.97×107 cm-2降低到1.69×107 cm-2；表面更光亮洁净，表面粗糙度RMS从1.4 nm降低到0.98 nm。 在此GaAs衬底上生长的InAs量子点，尺寸均匀，尺度分布窄，面密度约为 2.6×1010 cm-2 ，PL测试发光波长为1274 nm，符合设计1310nm发光波段要求。该结果也进一步验证了Si基高质量GaAs薄膜，并为下一步继续探索激光器发光特性提供技术基础。