



中国科学院大学

University of Chinese Academy of Sciences

## 硕士学位论文

基于超薄势垒 AlGaIn/GaN 异质结构的增强型 MIS-HEMT 研究

作者姓名: \_\_\_\_\_ 赵瑞 \_\_\_\_\_

指导教师: \_\_\_\_\_ 黄森 研究员 \_\_\_\_\_

\_\_\_\_\_ 中科院微电子研究所 \_\_\_\_\_

学位类别: \_\_\_\_\_ 工程硕士 \_\_\_\_\_

学科专业: \_\_\_\_\_ 电子与通信工程 \_\_\_\_\_

培养单位: \_\_\_\_\_ 中国科学院大学微电子学院 \_\_\_\_\_

2020 年 6 月

**Research on E-mode MIS-HEMT Based on Ultrathin Barrier**  
**AlGaN/GaN Heterostructure**

A thesis submitted to  
University of Chinese Academy of Sciences  
in partial fulfillment of the requirement  
for the degree of  
Master of Engineering  
in Electronics and Communication Engineering

By  
Zhao Rui  
Supervisor: Professor Huang Sen

University of Chinese Academy of Sciences

June 2020

## 中国科学院大学

### 研究生学位论文原创性声明

本人郑重声明：所呈交的学位论文是本人在导师的指导下独立进行研究工作所取得的成果。尽我所知，除文中已经注明引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写过的研究成果。对论文所涉及的研究工作做出贡献的其他个人和集体，均已在文中以明确方式标明或致谢。

作者签名：赵瑞

日期：2020.5.18

## 中国科学院大学

### 学位论文授权使用声明

本人完全了解并同意遵守中国科学院有关保存和使用学位论文的规定，即中国科学院有权保留送交学位论文的副本，允许该论文被查阅，可以按照学术研究公开原则和保护知识产权的原则公布该论文的全部或部分内容，可以采用影印、缩印或其他复制手段保存、汇编本学位论文。

涉密及延迟公开的学位论文在解密或延迟期后适用本声明。

作者签名：赵瑞

日期：2020.5.18

导师签名：黄森

日期：2020.5.18

## 摘 要

1993 年问世的 AlGaIn/GaN 异质结场效应晶体管使得 GaN 基器件因其比 Si 基器件更低的导通电阻, 更高的击穿电压以及更快的工作开关速度, 受到了学术界与工业界的广泛关注。GaN 材料自身拥有自发极化的效应, 这使得在 AlGaIn/GaN 界面处存在高密度的二维电子气(2DEG), HEMT 器件的 2DEG 沟道在不加偏压情况下自然存在, 为耗尽型器件, 这毫无疑问会大大增加器件损耗, 对电路的安全工作和可靠性都大打折扣。实现增强型必要条件之一就是要耗尽沟道内的 2DEG, 实现栅极下方沟道的夹断, 在保持栅源和栅漏高浓度 2DEG 的同时还要在不加偏压情况下实现开关常关状态。因此研究薄势垒 AlGaIn/GaN 异质结构是非常有意义的, 本文研究了具有 SiN<sub>x</sub> 钝化层的薄势垒 AlGaIn/GaN 异质结构的二维电子气恢复机制和基于薄势垒结构的增强型 MIS-HEMT 器件制造, 主要内容如下:

1. 通过霍尔效应表征(Hall-effect characterization), 扫描开尔文探针显微镜(SKPM), 以及薛定谔泊松方程自洽解(self-consistent Poisson-Schrödinger calculations), 研究了 LPCVD-SiN<sub>x</sub>/GaN 界面处固定正电荷与薄势垒 AlGaIn/GaN 异质结构二维电子气(2DEG)之间的物理机制。通过扫描开尔文探针显微镜(SKPM)观察表明, 随着 AlGaIn 势垒层厚度从 18.5 nm 减小到 5.5 nm, AlGaIn/GaN 异质结构的表面势几乎保持不变(1.08 eV), 这种现象的出现很可能源自于表面钉扎效应。通过霍尔效应测量确定, 随着势垒层厚度的减小, 二维电子气从  $9.60 \times 10^{12} \text{ cm}^{-2}$  显著耗尽到  $1.53 \times 10^{12} \text{ cm}^{-2}$ , 形成了常关(normally OFF)的 2DEG 沟道。根据薛定谔泊松方程自洽解(self-consistent Poisson-Schrödinger calculations)和仿真分析, 证实了 AlGaIn/GaN 异质结构上的 20 nm LPCVD-SiN<sub>x</sub> 钝化层诱导出约  $3.50 \times 10^{13} \text{ cm}^{-2}$  固定正电荷。界面电荷在薄势垒 AlGaIn/GaN 异质结构中施加了能带弯曲的强烈的调制, 从而有助于二维电子气的有效恢复。

2. 将 LPCVD-SiN<sub>x</sub> 钝化技术与超薄势垒 AlGaIn / GaN 异质结构相结合, 制造了增强型 GaN 基功率 HEMT 和 MIS-HEMT 器件。使用 LPCVD-SiN<sub>x</sub> 钝化技术实现了具有低导通电阻( $R_{\text{ON}}$ ), 高导通/关断电流比和陡峭的亚阈值斜率的常关

型(E-mode)超薄势垒 AlGaIn/GaN MIS-HEMT 器件。在 HEMT 器件中实现了较低的导通电阻  $R_{ON}$  为  $8\ \Omega\cdot\text{mm}$ 。在  $I_D = 10\ \mu\text{A}/\text{mm}$  条件下, 阈值电压的值为  $0\ \text{V}$ , 跨导峰值  $G_M$  为  $266\ \text{mS}/\text{mm}$ 。对于 MIS-HEMT 由于  $\text{O}_3\text{-Al}_2\text{O}_3$  实现了有效的栅极漏电抑制, 导通电阻在  $V_{GS} = 12\ \text{V}$  时  $R_{ON}$  减小到  $7.4\ \Omega\cdot\text{mm}$ , 同时得到阈值电压达到  $V_{TH}$  为  $0.9\ \text{V}$ , 亚阈值摆幅为  $84\ \text{mV}/\text{dec}$ , 超过  $10^{10}$  的高开态/关态电流比。

**关键词:** GaN, AlGaIn / GaN 异质结构, 增强型, 薄势垒, 二维电子气

## Abstract

AlGaN / GaN heterojunction field-effect transistor which came out in 1993 have attracted much attention in academia and industry, for their capability of their lower on-resistance, higher breakdown voltage, and faster operating switching than Si-based devices. GaN material itself has the effect of spontaneous polarization, which makes the presence of high-density 2D electron gas (2DEG) at the AlGaN / GaN interface. The 2DEG channel of the HEMT device naturally exists without bias and is depleted. This will undoubtedly increase the loss of the device, greatly reducing the safe operation and reliability of the circuit. One of the necessary conditions to realize the enhanced mode is to deplete the 2DEG in the channel and realize the pinch off of the channel under the gate. Therefore, it is very meaningful to study the ultrathin-barrier (UTB) AlGaN / GaN heterostructure. In this paper, the 2DEG recovery mechanism of the ultrathin-barrier (UTB) AlGaN / GaN heterostructure with SiN<sub>x</sub> passivation layer and the E-mode metal-insulator-semiconductor high-electron-mobility transistors (MIS-HEMT) device manufacturing based on ultrathin-barrier structure are studied. The main contents are as follow:

1. The physical mechanism for recovery of 2DEG in down-scaled AlGaN/GaN heterostructure with SiN<sub>x</sub> layers grown by low-pressure chemical vapor deposition (LPCVD), was investigated by means of Hall-effect characterization, scanning Kelvin probe microscopy (SKPM), and self-consistent Poisson-Schrödinger calculations. Observations using SKPM show that the surface potential of the AlGaN/GaN heterostructure remained nearly unchanged (~1.08 eV) as the thickness of the AlGaN barrier was reduced from 18.5 to 5.5 nm, and likely originated from the surface pinning effect. This led to a significant depletion of 2DEG from  $9.60 \times 10^{12}$  to  $1.53 \times 10^{12} \text{ cm}^{-2}$ , as determined by Hall measurements, toward a normally OFF 2DEG channel. Based on a consistent solution of the Schrodinger–Poisson equations and analytical simulations, approximately  $3.50 \times 10^{13} \text{ cm}^{-2}$  of positive fixed charges were

confirmed to be induced by a 20-nm LPCVD-SiN<sub>x</sub> passivation over the AlGa<sub>N</sub>/Ga<sub>N</sub> heterostructures. The interface charge exerted a strong modulation of band bending in the down-scaled AlGa<sub>N</sub>/Ga<sub>N</sub> heterostructure, contributing to the efficient recovery of 2DEG charge density.

2. Based on the down-scaled AlGa<sub>N</sub>(~5.5 nm)/Ga<sub>N</sub> heterostructure and interface charge engineering, E-mode HEMTs and MIS-HEMTs were fabricated. A low value of  $R_{ON}$  of 8  $\Omega \cdot \text{mm}$  could be implemented in the HEMT. It had a threshold voltage ( $V_{TH}$ ) of 0 V at  $I_D = 10 \mu\text{A}/\text{mm}$ , and a peak extrinsic transconductance  $G_M$  of 266 mS/mm. For the MIS-HEMT, owing to the effectively suppressed gate leakage by O<sub>3</sub>-Al<sub>2</sub>O<sub>3</sub>,  $R_{ON}$  was further reduced to 7.4  $\Omega \cdot \text{mm}$  at  $V_{GS} = 12$  V. A high value of  $V_{TH}$  of 0.9 V, steep subthreshold slope (SS) of 84 mV/dec, and a high ON/OFF current ratio of over  $10^{10}$  were achieved simultaneously.

**Key Words:** Ga<sub>N</sub>, AlGa<sub>N</sub>/Ga<sub>N</sub> heterostructure, E-mode, ultrathin-barrier (UTB), 2D electron gas (2DEG)

# 目 录

|                                                    |    |
|----------------------------------------------------|----|
| 第一章 引言 .....                                       | 1  |
| 1.1 GaN 基功率器件研究背景及意义 .....                         | 1  |
| 1.2 GaN 基功率器件发展现状 .....                            | 2  |
| 1.2.1 GaN 基功率器件增强型技术 .....                         | 3  |
| 1.2.2 GaN 基功率器件界面特性与调控 .....                       | 9  |
| 1.3 本论文的主要研究内容 .....                               | 12 |
| 第二章 GaN 基功率器件基本特性 .....                            | 15 |
| 2.1 GaN 材料极化特性与外延 .....                            | 15 |
| 2.2 AlGaIn/GaN 异质结构与二维电子气形成机制 .....                | 18 |
| 第三章 GaN 基功率器件制造关键工艺研究 .....                        | 25 |
| 3.1 欧姆接触研究 .....                                   | 25 |
| 3.2 GaN 低损伤刻蚀研究 .....                              | 27 |
| 3.3 绝缘介质沉积 .....                                   | 29 |
| 第四章 基于超薄势垒 AlGaIn/GaN 异质结构的 (MIS)-HEMT 器件研究 .....  | 31 |
| 4.1 LPCVD-SiNx/AlGaIn 界面特性与二维电子气恢复机理研究 .....       | 31 |
| 4.2 超薄势垒 AlGaIn/GaN 异质结构二维电子气散射机制研究 .....          | 43 |
| 4.3 基于超薄势垒 AlGaIn/GaN 异质结构的背势垒研究 .....             | 46 |
| 4.4 基于超薄势垒 AlGaIn/GaN 异质结构的增强型 (MIS)-HEMT 研究 ..... | 49 |
| 第五章 总结与展望 .....                                    | 53 |
| 参考文献 .....                                         | 55 |
| 致谢 .....                                           | 61 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 .....                      | 63 |

## 第一章 引言

### 1.1 GaN 基功率器件研究背景及意义

随着世界经济的高速发展,能源成为各个国家极具战略地位的必争领域,今时能源消耗日益增加,人类在“开源”的同时,也对“节流”进行了深入的研究。其中电力能源的转换与控制技术成为能源的节省与高效利用的关键手段,想要提高电力能源的效率,功率电子器件的发展将会起到决定性的作用。完美的功率器件实现了在开关开启时电阻趋于无穷小,开关关闭的状态下电阻趋于无穷大,并且开关转换状态实现时间趋于零。因此若功率电子器件拥有高的开关频率、较低的开态电阻与较高的阈值电压就可以实现器件处于常关状态,使得减小对能源的损耗、提高能源转换效率。功率电子器件也可以称为电力电子器件,从变电站、高铁到手机等移动通信设备,都离不开电力电子器件对电能的整合高效利用。

硅电力电子器件经过多年的长足发展,取得了令人瞩目的成就,近年来通过改善器件结构以及改良制造工艺,对性能的提高依然局限,性能已经趋于极限。硅的窄带隙、较低的击穿场强不能满足下一代电力电子器件对高温、高压、高频等极限条件的要求。第二代以 GaAs、InP 为代表的半导体材料在 20 世纪 80 年代蓬勃发展,但由于其较窄的带隙与较低的热导率,限制了其在抗辐射、高温高功率等领域的发展。在此之后,第三代半导体应运而生,1957 年问世的晶闸管被认为是第一代电力电子器件的代表,绝缘栅双极型晶体管 IGBT 在 80 年代因其高开关速度,小的驱动功率成为现代电力电子器件的主要应用。基于 GaN、SiC 等材料为代表的宽禁带半导体材料拥有更优越的性能,成为电力电子器件的研究热点,其具有更大的禁带宽度,更高的电子漂移速度,很高的击穿场强,较小的介电常数,更高的熔点,较为稳定化学性质等特点,非常适合于制作抗辐射、高频、大功率和高集成度的电子器件[1-3]。

目前 GaN 和 SiC 均已有商用产品问世,通常 GaN 材料可以通过采用 AlGaN/GaN 异质结构制造高迁移率高性能的器件。SiC 衬底、蓝宝石( $\text{Al}_2\text{O}_3$ )衬底以及 Si 基衬底都可以作为 GaN 的材料衬底。蓝宝石衬底的缺点是与氮化物晶格失配大、导热性能差,而且蓝宝石衬底为绝缘衬底。SiC 衬底也是较为常见的与 GaN 的晶格失配率仅为 4%一种衬底,同时导热及导电性能良好,适合在高压

高功率下使用，但 SiC 衬底价格较为昂贵，使得生产成本大大增加。Si 衬底是最近发展的且较为成熟的一种技术，价格便宜同时与现有的 CMOS 工艺所兼容，工艺成熟且尺寸较大的 Si 衬底上生长的 GaN 得到了广大研究人员的青睐。

## 1.2 GaN 基功率器件发展现状

1993 年问世的 AlGaIn/GaN 异质结场效应晶体管使得 GaN 基器件因其比 Si 基器件更低的导通电阻，更高的击穿电压以及更快的工作开关速度，受到了学术界与工业界的广泛关注，表 1.1 为 Si、GaAs、及以 GaN/SiC 为代表的三代半导体材料的特性比较，与传统 Si 材料相比，宽禁带半导体材料具有禁带宽度大、电子饱和漂移速度高、熔点高、临界击穿电场高、化学性质稳定等特点，非常适合用作功率开关器件。

表 1.1 室温下 Si, GaAs, 4H-SiC 和 GaN 材料特性比较

TABLE 1.1 Electrical properties of Si, GaAs, 4H-SiC and GaN materials at room temperature

| 材料   | 禁带宽度<br>/eV | 介电常数 | 电子迁移率<br>/(cm <sup>2</sup> /Vs) | 击穿场强<br>/(MV/cm) |
|------|-------------|------|---------------------------------|------------------|
| Si   | 1.12        | 11.8 | 1350                            | 0.3              |
| GaAs | 1.42        | 13.1 | 8500                            | 0.4              |
| SiC  | 3.26        | 10   | 720                             | 3                |
| GaN  | 3.44        | 9.5  | 2000                            | 3.3              |

法国 Yole 公司对未来一段时间 GaN 功率电子器件的市场评估如图 1.1 所示，其在快速/无线充电、5G 基站数据传输、新能源电动车市场潜力巨大，目前在消费电子领域，基于 GaN 基电力电子器件的快充及无线充电已经开始量产且普及化，国产充电器厂商 Anker 和小米已率先发布搭载 GaN 器件的快速充电电源，如图 1 所示，GaN 基电力电子器件在未来几年内市值将可达 4 万亿美元以上。




图 1.1 Yole 公司对 GaN 功率电力电子器件市场评估曲线

Figure 1.1 GaN power electronic device market evaluation curves by Yole

### 1.2.1 GaN 基功率器件增强型技术

虽然 GaN 器件的研究已经取得有了长足的进展，多种功率产品已经量产问世，推动了在移动电子、快速/无线充电、5G 基站数据传输、新能源电动车等行业实现应用，但大多数器件仍为耗尽型特征，基于对电力电子器件失效、安全、能耗设计等相关方面的考虑，增强型器件的实现是不可或缺的一部分。GaN 材料自身拥有自发极化的效应，这使得在 AlGaIn/GaN 界面处存在高密度的二维电子气(2DEG),HEMT 器件的 2DEG 沟道在不加偏压情况下自然存在，器件为耗尽型/常关型，据此我们需要采取一定的技术手段来实现增强型/常关型的器件。现阶段获得增强型常用的技术手段有基于栅槽技术的绝缘栅场效应晶体管(MISFET)、氟离子注入技术、Cascade 级联结构和 p-GaN 栅极场效应晶体管。

Cascade 技术是将 GaN HEMT 与 MOSFET 器件集成在一起，其中 GaN 器件为常开型器件，工作开关则由一个常关型的 MOSFET 进行控制如图 1.2 所示，这种 Cascade 集成方法制备出的增强型器件可以实现较大的输出功率和较高的阈值电压，但同时也会出现一些缺点，例如两种器件的衬底不同，GaN HEMT 为 Si(111)衬底，而 MOSFET 为(001)衬底，这将导致单片集成难度增加，同时在封装键合过程中还会引入寄生电容和电感，导致器件噪声变大，对电路的响应速度和工作频率产生一定程度的影响。同时两种材料中的体二极管的本征电容不匹配

也会导致电路额外的开关损耗。




图 1.2. Cascade 技术示意图

Figure 1.2 Schematic of Cascade

实现增强型必要条件之一就是要耗尽沟道内的 2DEG，降低沟道内的 2DEG 浓度，故要实现增强型器件我们需要实现栅极下方沟道的夹断，在保持栅源和栅漏高浓度 2DEG 的同时还要在不加偏压情况下实现开关常关状态，目前我们常通过 p-GaN 结构和绝缘栅 MIS 结构来实现。p-GaN 结构[4]是在栅极区域选择性生长或图形化形成 p 型的 GaN 从而引入  $P^+N$  结，只存在于栅极区域的 p-GaN 结构中的空穴耗尽 2DEG 中的电子从而达到沟道夹断的目的，使得器件在不加偏压情况下为常关型，如图 1.3 所示。




图 1.3 p-GaN 技术示意图

Figure 1.3 Schematic of p-GaN

从能带原理来看，p-GaN 层抬高了界面处的 AlGaN 导带高度且高于费米能级，导致 AlGaN/GaN 界面之前向下弯曲的三角形势垒消失，从而耗尽栅下二维

电子气(2DEG),达到沟道夹断的效果,实现增强型特性。2000 年 X. Hu 等人[5]利用选择性生长 p-GaN 帽层实现了具有增强型特性的 AlGaIn/GaN 异质结场效应晶体管。2007 年 Y. Uemoto 等人[6]研制出栅极注入晶体管(GIT),具有增强型特性的 GIT 器件走上历史舞台,并得到进一步发展。2019 年 Jun. L 等人[7]提出带电介质和 p-AlGaIn 叠层栅的结构,优化电介质介电常数与厚度,当选取 30 nm 厚  $\text{SiO}_2$  为电介质时器件阈值电压可达 8.6 V。

2006 年 Y. Cai 等人[8]利用氟等离子体处理栅区域下方得到了阈值电压从 -4 V 到 0.9 V 的常关型器件,电流密度达 310 mA/mm,峰值跨导接近 148 mS/mm。2015 年 Y. Park 等人[9]利用栅槽刻蚀结构与氟离子注入技术实现了增强型器件,阈值可达 2.6 V。F 离子注入技术通过在 AlGaIn 势垒层中注入氟离子,来耗尽沟道中的 2DEG,实现增强型特性。如图 1.4 所示,结合 MIS 绝缘栅技术[10],氟离子注入工艺可以将阈值推进到 +3 V 以上,但是氟离子注入深度控制难度较高,在 AlGaIn/GaN 界面附近的拖尾效应可能会导致 2DEG 输运性能下降。




图 1.4 (a)耗尽型(b)增强型 AlGaIn / GaN HEMT 器件截面图与能带图。增强型器件通过氟离子注入 AlGaIn 势垒层来实现[10]

Figure 1.4 Cross section and the conduction band profiles of standard (a) normally-on and (b) normally-off AlGaIn/GaN HEMTs. The normally-off HEMT features F- ions incorporated in the AlGaIn barrier by plasma ion implantation[10]

分子动力学模拟证明,氟离子在 AlGaIn/GaN 异质结构间隙位置较为稳定,

氟离子在 GaN 器件中稳定性较高, 氟离子会稳定的束缚在 Ga 空位附近。根据 2011 年 Kevin J. C 的研究表明[10], 氟离子注入工艺在高温和高场下都有良好稳定的表现, 氟离子与固定电荷有等效的作用其束缚能约为 1.85 eV。根据 Cheng. L 在 2015 年的研究[11], 通过对 AlGaIn 进行氟离子注入的同时, 对势垒层进行部分刻蚀并采用 AlN/SiN<sub>x</sub> 钝化实现了器件在  $I_D=10\mu\text{A}/\text{mm}$  下阈值电压为 0.6 V, 饱和输出电流为 730 mA/mm, 击穿电压在  $I_D=1\mu\text{A}/\text{mm}$  下为 703 V 的数据。F. Y. Shen 等人在 2019 年[12]通过将固态 AlF<sub>3</sub> 热扩散的手段与氟离子注入工艺相结合, 将阈值电压由 -2.5 V 正向推进至 1.8 V 且阈值电压稳定性较高。尽管氟离子注入工艺可以获得较高的阈值电压并且能够兼容凹栅槽工艺, 但氟离子注入 AlGaIn 势垒层深度控制难度较高, 在 AlGaIn/GaN 界面附近的拖尾效应可能会导致 2DEG 输运性能下降, 同时阈值电压稳定性有待进一步提高。

根据 T. Fujii 和 J. P. Ibbetson 和 W. Saito 等人的研究计算结果[13-15], 通过减薄 AlGaIn 势垒层厚度或对栅下 AlGaIn 势垒层进行刻蚀, 减少栅下沟道极化电荷, 降低沟道 2DEG 浓度, 实现沟道的常关, 实现增强型特性。栅槽技术即对栅区域 AlGaIn 势垒层进行刻蚀, 减薄栅下 AlGaIn 势垒层厚度, 降低 AlGaIn 的自发极化效应, 进一步耗尽沟道中的 2DEG, 只有在施加正向偏压时, 才能形成导通的增强型器件。





图 1.5 具有未掺杂 AlGaIn 势垒层的表面施主态能带图。(a)低于形成 2DEG 的临界厚度。(b)

## 高于形成 2DEG 的临界厚度[14]

**Figure 1.5 Schematic band diagram illustrating the surface donor model with the undoped AlGa<sub>N</sub> barrier thickness. (a) less than, and (b) greater than the critical thickness for the formation of the 2DEG[14]**

如图 1.5(a)所示[14], AlGa<sub>N</sub> 势垒层厚度在低于形成 2DEG 的临界厚度时, AlGa<sub>N</sub> 表面的施主态电子足够的深并且低于费米能级  $E_F$ , 此时不会形成 2DEG 沟道, 我们可以认为此时 AlGa<sub>N</sub> 表面施主态电荷密度为 0, 电子无法隧穿到 Ga<sub>N</sub> 空的导带上去。在 AlGa<sub>N</sub> 势垒层厚度为临界厚度时, 施主能级与费米能级持平, 电子即将开始从占据的表面态隧穿至空的导带上。如图 1.5(b)所示, 当 AlGa<sub>N</sub> 势垒层厚度高于形成 2DEG 的临界厚度时, 界面上的电子从占据的表面态转移至空的导带上, 并且形成 2DEG 沟道且在 AlGa<sub>N</sub> 表面留下正的固定电荷。以上我们从能带调制的角度对减薄 AlGa<sub>N</sub> 势垒层厚度对 2DEG 沟道产生的影响做了分析。

如图 1.6 所示的 W. Saito 等人[15]的研究计算所得 2DEG 密度与 AlGa<sub>N</sub> 势垒层厚度之间的关系, 随着 AlGa<sub>N</sub> 势垒层厚度的减小, 2DEG 密度急剧下降, 我们需要将栅下 AlGa<sub>N</sub> 势垒层厚度降低至 6 nm 以下, 以实现沟道的 2DEG 的耗尽。



**图 1.6 2DEG 密度与 AlGa<sub>N</sub> 势垒层厚度之间的计算关系[15]**

**Figure 1.6 Calculated relation between the 2DEG density and AlGa<sub>N</sub> layer thickness[15]**

另外实现增强型还可以通过薄势垒技术。根据上文可知栅槽刻蚀方法在刻蚀深度可控性和阈值电压稳定性方面还需要进一步改进, 最重要的原因就是栅槽刻

蚀方法将厚度为 15-30 nm 的 AlGa<sub>0.2</sub>Ga<sub>0.8</sub>N 势垒层刻蚀至 6 nm 以下时,如图 1.7(a)所示,不可避免的引起刻蚀损伤和不清洁的残留物。2016 年, S.Huang 等人开发了无需刻蚀 AlGa<sub>0.2</sub>Ga<sub>0.8</sub>N 势垒层的薄势垒技术。将 AlGa<sub>0.2</sub>Ga<sub>0.8</sub>N 势垒作为阻挡层,设计了刻蚀自停止技术和结构,如图 1.7(b)所示。在 GaN 沟道层上沉积一层厚度只有 6 nm 的 AlGa<sub>0.2</sub>Ga<sub>0.8</sub>N 势垒层,然后沉积一层 SiN<sub>x</sub>或 SiO<sub>2</sub>钝化层以实现栅源和栅漏区域的 2DEG 恢复,使用 F 基等离子体刻蚀栅区域钝化层,刻蚀过程在 AlGa<sub>0.2</sub>Ga<sub>0.8</sub>N 表面自停止。




图 1.7 (a) 增强型 AlGa<sub>0.2</sub>Ga<sub>0.8</sub>N / GaN 异质结构中的凹栅槽刻蚀, 必须将 AlGa<sub>0.2</sub>Ga<sub>0.8</sub>N 势垒降低至小于 6 nm (b) 无需刻蚀 AlGa<sub>0.2</sub>Ga<sub>0.8</sub>N 势垒层的增强型超薄势垒 AlGa<sub>0.2</sub>Ga<sub>0.8</sub>N / GaN 异质结构, 通过 SiN<sub>x</sub> 或 SiO<sub>2</sub> 钝化层实现 2DEG 恢复

Figure 1.7 (a) Gate recess in conventional AlGa<sub>0.2</sub>Ga<sub>0.8</sub>N/GaN heterostructure for normally OFF HEMTs. The AlGa<sub>0.2</sub>Ga<sub>0.8</sub>N barrier has to be recessed down to less than 6 nm (b) UTB AlGa<sub>0.2</sub>Ga<sub>0.8</sub>N/GaN heterostructure for recess-free normally off GaN (MIS)HEMTs' fabrication, with SiN<sub>x</sub> or SiO<sub>2</sub> passivation for 2-DEG recovery

将 AlGa<sub>0.2</sub>Ga<sub>0.8</sub>N 势垒层从 20 nm 刻蚀至 6 nm 甚至更薄对于现有的先进刻蚀技术来说仍然具有极大的挑战性。如果源漏之间整个区域都采用薄势垒结构, 那么整个沟道区域的 2DEG 浓度将大幅降低, 不利于高性能器件的实现。2018 年, H. Jiang 提出了另外一种无需刻蚀的薄势垒增强型器件, 如图 1.8 所示[16], 其在源漏之间整个区域都沉积一层厚度为 6 nm 的 Al<sub>0.2</sub>Ga<sub>0.8</sub>N 势垒层, 其创新之处在于在栅

源与栅漏区域选择性再次生长一层厚度为20 nm的常规 $\text{Al}_{0.3}\text{Ga}_{0.7}\text{N}$ 势垒层来实现栅源与栅漏区域之间的2DEG的恢复, 同时在200 °C条件下原子层沉积23 nm厚度的 $\text{ZrO}_2$ 作为栅极绝缘介质。与传统的增强型器件相比较, H. Jiang等人提出的结构无需任何干法或湿法刻蚀工艺, 将刻蚀引入的晶格损伤降到了最小, 可以得到较高质量的 $\text{ZrO}_2$ 绝缘栅介质/ $\text{Al}_{0.2}\text{Ga}_{0.8}\text{N}$ 势垒层界面。




图 1.8 增强型  $\text{ZrO}_2/\text{AlGaIn}/\text{GaN}$  MOS-HEMT 器件(a)截面图(b)TEM 截面图[16]

Figure 1.8 Cross-sectional(a)schematic and (b) TEM image of the E-mode  $\text{ZrO}_2/\text{AlGaIn}/\text{GaN}$  MOS-HEMT[16]

基于上述异质结构包括实现栅下耗尽沟道的超薄势垒  $\text{AlGaIn}$  层和实现栅外2DEG 恢复的选择再生长  $\text{AlGaIn}$  常规势垒层, H. Jiang 等人制作了增强型 MOS-HEMT, 在  $I_D=1 \mu\text{A}/\text{mm}$  条件下, 器件阈值电压达到 2.1 V, 同时器件回滞约为 0.1 V, 电流开关比达  $10^9$ , 源漏间最大电流密度达 590 mA/mm。

### 1.2.2 GaN 基功率器件界面特性与调控

与 p-GaN 帽层技术相同, 薄势垒或凹栅槽结构需要成熟的刻蚀技术支撑, 尽管 1996 年 M. A. Khan 等人[17]已经利用该方法实现了常关型 GaN/AlGaIn 器件, 但成熟的 GaN 基刻蚀技术仍然发展缓慢有待我们进一步研究。

T. Oka 等人在 2008 年研发出一款具有凹栅槽结构的 MISFET,其阈值电压达 5.2 V, 源漏间最大电流密度达 200 mA/mm, 击穿电压可达 400 V。S. D. Burnham 等人[18]在 2010 年提出一种利用  $\text{O}_2/\text{BCl}_3$  交替刻蚀的刻蚀工艺阈值电压漂移幅度较小且实现了增强型的需求。K. W. Kim 等人[19]研究发现使用显影液的主要成分四甲基氢氧化铵(TMAH)溶液处理已经经过刻蚀后的凹栅槽后, 栅槽表面结

构比之前未处理变得更加光滑, 部分消除了刻蚀对 GaN 材料的损伤, 其原理是 TMAH 对 GaN 材料具有一定的微弱腐蚀作用。经过 TMAH 处理后的器件达到了 725 V 的击穿电压与源漏间 336 mA/mm 的最大电流密度。基于栅槽刻蚀的常用手段干法刻蚀会引起表面损伤, Y. Wang 等人[20]利用湿法腐蚀与氧等离子体氧化技术来修复表面损伤, 以获得更高质量的表面与界面, 实现了源漏间 528 mA/mm 的最大电流密度和 1.7 V 的阈值电压。T. E. Hsieh 等人在 2014 年[21]利用增强等离子体原子层沉积(PEALD)的方法制作 AlN 插入层薄膜, 有效改善了绝缘层  $\text{Al}_2\text{O}_3$  与 GaN 界面处质量。原子层沉积(ALD)方法制备的  $\text{Al}_2\text{O}_3$  是目前 GaN 基 MIS-HEMTs 中经常使用的栅极介质。由于 AlGaIn/GaN HEMT 有很大的栅极漏电, 故我们广泛采用栅肖特基与 GaN 间插入一层绝缘栅极介质来实现更高的击穿电压和更小的器件漏电。但 ALD-  $\text{Al}_2\text{O}_3$  栅极介质在抑制漏电和增大击穿电压的同时, 也引入了界面态相关问题。

ALD-  $\text{Al}_2\text{O}_3$  材料与 GaN 间有分布广泛的界面态[22], 尤其是深能级的界面态导致电子发射时间急剧增加, 短时间内无法恢复, 我们在对器件施加一定的偏置状态情况下, 深能级的界面态会缓慢放电, 导致在短时间开关转换时阈值电压不稳定性较为严重, 正反扫描下滞回较高, 影响器件的实际开发应用。根据 S. Huang 的研究如图 1.9(a)所示[23], 基于  $\text{Al}_2\text{O}_3$  栅介质制造的 GaN MIS 二极管在正向扫描电压超过 0 V 时, 测试显示器件出现回滞现象, 但在相同条件下的没有  $\text{Al}_2\text{O}_3$  的 GaN 二极管中没有观察到明显的回滞现象, 这进一步表明了  $\text{Al}_2\text{O}_3$ /GaN 界面处存在深能级界面态, 在正向偏置下发生电子填充, 但因为发射时间较长, 接下来的反向扫描过程电子来不及释放, 从而产生了回滞现象。回滞现象我们也在  $\text{Al}_2\text{O}_3$  MIS-HEMT 器件中发现, 如图 1.9(b)所示利用准静态 CV 技术, 测试分析界面态密度在  $1.4 \times 10^{12} \text{ cm}^{-2}$  左右。伴随着正向偏压的增大, 回滞现象逐渐明显起来。




图 1.9 (a) AlGaIn/GaN 肖特基二极管和  $\text{Al}_2\text{O}_3/\text{GaN}/\text{AlGaIn}/\text{GaN}$  MIS 二极管在不同正向最大栅压扫描条件下的高频 C-V 曲线。(b)  $\text{Al}_2\text{O}_3/\text{GaN}/\text{AlGaIn}/\text{GaN}$  MIS-HEMTs 和相应 HEMTs 在不同偏压下的转移特性曲线[23]

Figure 1.9 (a) High-frequency C-V characteristics of AlGaIn/GaN Schottky and  $\text{Al}_2\text{O}_3/\text{GaN}/\text{AlGaIn}/\text{GaN}$  MIS diode with different maximum forward bias. (b)  $I_D$ - $V_{GS}$  transfer characteristics of  $\text{Al}_2\text{O}_3/\text{GaN}/\text{AlGaIn}/\text{GaN}$  MIS-HEMTs and the corresponding HEMTs (inset) measured with increasing bias[23]

根据 Hinkle 和剑桥大学的 Roberton 等人的研究[24], 在 III-V 半导体表面存在着三价的 Ga 和 As 表面存在自然氧化物和悬挂键, 推测这是 III-V 半导体器件与绝缘氧化层产生较高界面态密度的原因。基于 GaN 基器件, 自然氧化和与绝缘氧化层接触所产生的 Ga-O 键是界面态的来源之一, 为了降低界面态, 保证阈值稳定性, S. Huang 等人通过去除 GaN 表面的自然氧化物与悬挂键, 并且补偿修复 N 空位, 沉积一层介质来保护界面不受氧化侵扰。香港科技大学提出一种基于原位等离子体的表面处理技术, 即 GaN 表面处理(Remote Plasma Pretreatment, RPP)技术, 如图 1.10 所示[25]。第一步先采用  $\text{NH}_3/\text{Ar}$  远等离子体去除表面固有氧化物, 接着通入  $\text{N}_2$  氛围气体对表面 N 空位进行补偿, 在经过此过程后, 才沉积 ALD-  $\text{Al}_2\text{O}_3$  材料。RPP 处理不仅有效去除了本征的 GaN 表面的自然氧化物, 同时在  $\text{N}_2$  氛围下充分的氮化处理预防了 ALD-  $\text{Al}_2\text{O}_3$  栅介质对表面的二次氧化。这种 RPP 低损伤处理 GaN 表面的方法在绝缘栅介质与 GaN 界面形成了薄层 AlN 结构。经过处理形成 AlN 层的界面清晰有序, 晶体排布整齐, 但若不经表面处理, 在沉积 ALD-  $\text{Al}_2\text{O}_3$  栅介质之后界面粗糙且无定形, 表明自然氧化物依然存在于绝缘栅介质与 GaN 界面。




图 1.10 ALD 淀积  $\text{Al}_2\text{O}_3$  前采用  $\text{NH}_3/\text{Ar}/\text{N}_2$  远程等离子体处理 GaN 表面的过程示意图[25]

Figure 1.10 ALD schematics of  $\text{NH}_3/\text{Ar}/\text{N}_2$  RPP and  $\text{Al}_2\text{O}_3$  deposition[25]

经过对比是否经过 RPP 处理且插入 AlN 薄层的  $\text{Al}_2\text{O}_3$  MIS-HEMTs 的直流特性,经过 RPP 处理且形成 AlN 薄层的器件回滞大大降低为 0.09 V,这与 T. E. Hsieh 等人[21]在 2014 年利用增强等离子体原子层沉积(PEALD)的方法制作 AlN 插入层薄膜实现提高界面质量有相同的结论。

### 1.3 本论文的主要研究内容

本论文主要讨论了超薄势垒 AlGaIn/GaN 异质结构的表界面性质与增强型 HEMT 和增强型 MIS-HEMT 器件的研究。

第一章为引言部分,首先介绍了宽禁带半导体发展现状与研究背景和意义,进一步介绍了 AlGaIn/GaN 异质结构发展情况和研究现状,主要从 GaN 材料外延生长情况与国际上实现增强型手段入手,重点介绍了凹栅槽结构与薄势垒发展现状,从物理机制、器件结构、工艺改进等几个角度对现阶段凹栅槽与薄势垒增强型器件发展现状进行讨论。

第二章对 AlGaIn/GaN 异质结构的机理性质与基础理论进行介绍,详细介绍了 GaN 材料的晶体结构特性,接着讨论了(Al)GaN 材料的极化特性与 2DEG 形成的机理分析,本身在 AlGaIn/GaN 异质结中具有的强大自发和压电极化效应以及 AlGaIn/GaN 异质结构导带的不连续性能诱导出面密度高达  $10^{13} \text{ cm}^{-2}$  的二维电子气(2DEG)。

第三章主要介绍一些 GaN HEMT 关键工艺,包括晶圆表面清洗工艺、源漏金属电极制造、器件隔离、绝缘介质沉积、栅槽刻蚀、栅金属电极以及互联金属

等。介绍了评估欧姆接触质量的传输线模型(Transmission Line Model, TLM)。进一步介绍了低损伤高温干法刻蚀工艺,通过原子力显微镜对常温与高温样品进行测试分析,可以看出经过高温刻蚀的 AlGaIn/GaN 栅槽内表面粗糙度明显低于常温刻蚀。

第四章主要讨论了研究了具有 SiN<sub>x</sub>钝化层的薄势垒 AlGaIn/GaN 异质结构的二维电子气恢复机制和基于薄势垒结构的增强型 MIS-HEMT 器件制造。通过霍尔效应表征(Hall-effect characterization),扫描开尔文探针显微镜(SKPM),以及薛定谔泊松方程自洽解(self-consistent Poisson-Schrödinger calculations),研究了 LPCVD-SiN<sub>x</sub>/GaN 界面处固定正电荷与薄势垒 AlGaIn/GaN 异质结构二维电子气(2DEG)之间的物理机制。将 LPCVD-SiN<sub>x</sub>钝化技术与超薄势垒 AlGaIn / GaN 异质结构相结合,制造了增强型 GaN 基功率 HEMT 和 MIS-HEMT 器件。在 HEMT 器件中实现了较低的导通电阻  $R_{ON}$  为  $8 \Omega \cdot \text{mm}$ 。在  $I_D = 10 \mu\text{A}/\text{mm}$  条件下,阈值电压的值为 0 V,跨导峰值  $G_M$  为  $266 \text{ mS}/\text{mm}$ 。对于 MIS-HEMT,导通电阻在  $V_{GS} = 12 \text{ V}$  时  $R_{ON}$  减小到  $7.4 \Omega \cdot \text{mm}$ ,同时得到阈值电压达到  $V_{TH}$  为 0.9 V,亚阈值摆幅为  $84 \text{ mV}/\text{dec}$ ,超过  $10^{10}$  的高开态/关态电流比。

第五章系统的总结了本文的工作,指出了实验得到的结论,提出了还需要改进以及继续深入研究的地方,为后续提出了工作计划。



## 第二章 GaN 基功率器件基本特性

AlGaIn/GaN HEMT 与传统的 Si 基器件有着不同的工作原理。AlGaIn/GaN 异质结构则是发展 GaN 基电子器件的最重要的也是最基础的结构，本身在 AlGaIn/GaN 异质结中具有的强大自发和压电极化效应以及 AlGaIn/GaN 异质结构导带的不连续性能诱导出面密度高达  $10^{13} \text{ cm}^{-2}$  的二维电子气 (2DEG)。本章对 AlGaIn 结构的基本原理进行介绍。

### 2.1 GaN 材料极化特性与外延

GaN 材料由 III 族和 V 族元素组成，III 族氮化物通常以稳定的纤锌矿 (Wurtzite) 结构存在，例如氮化镓 (GaN)、氮化铝 (AlN)、氮化铟 (InN)。热力学稳定的 GaN 结构是六方对称纤锌矿结构，该结构由两套六方密集堆积并沿 c 轴方向平移  $5c/8$  套构而成，纤锌矿结构在热力学上具有稳定性其晶格常数为  $a=0.318 \text{ nm}$  和  $c=0.516 \text{ nm}$ 。但在异质外延或某些条件下，在立方结构的材料上比如 (001)Si, MgO 和 (001)GaAs 等衬底上生长也会出现另外一种亚稳态的 GaN 结构，即闪锌矿结构，其结构稳定性不及纤锌矿结构，闪锌矿结构的 GaN 缺陷密度较高会出现微孪晶和堆积层错，晶体质量以及化学稳定程度都弱于纤锌矿结构。目前在学术界及工业界都将六方纤锌矿结构 GaN 作为广泛采用的材料。




图 2.1 GaN 六方晶系结构示意图

Figure 2.1 Schematic diagram of GaN hexagonal crystal structure

如图 2.1 所示, GaN 晶胞由 6 个 Ga 原子和 6 个 N 原子组成, 该结构由两套六方密集堆积并沿  $c$  轴方向平移  $5c/8$  套构而成, 结构不具有中心对称属性, 故正负电荷中心不对称且不重合。N 原子有比 Ga 原子对电子更强的吸引力, 即更强的电负性, 电负性是衡量原子对电子吸引能力强弱的指标, 可以表示不同原子形成化学键时吸引电子能力强弱。Ga 元素和 N 元素的共价键中电子会被吸引, 使得极性共价键生成于 Ga 原子和 N 原子之间, 由 N 原子指向 Ga 原子的方向为极性共价键的方向, 4 个 N 原子从四周包围一个 Ga 原子形成四面体结构, 四个极性共价键分别是与  $c$  轴同方向竖直的 Ga-N 键和三个斜向的 Ga-N 键, 考虑  $c$  轴方向, 正向以及负向不同的键长在  $c$  轴上的分量导致极化电场分量方向相反且大小不同, 这种晶体结构产生的极化效果就是 GaN 自发极化效应(spontaneous polarization)产生的根本原因。GaN 材料内部存在很强的自发极化效应, 其自发极化强度远远大于其它 III-V 族化合物。




图 2.2 纤锌矿结构 GaN 晶体 Ga 面和 N 面结构示意图

Figure 2.2 Schematic diagram of crystal structure of wurtzite Ga-face and N-face GaN

GaN 晶体是无法在自然条件下形生成, 人工合成是其唯一手段, 鉴于 GaN 材料很高的饱和蒸汽压, 难以通过传统的提拉单晶法进行生产, 而又由于 GaN 晶体较强的化学键键能(9.12 eV/atom)和较高的熔点(1700°C), 单晶 GaN 很难直接合成。目前主要使用氨热法(ammonothermal method)进行单晶 GaN 生长, 现在

生产的单晶 GaN 衬底主要还是以 2 英寸晶圆为主，成本较高且价格昂贵，阻碍了大规模的工业化量产，预测垂直结构的 GaN 器件商业化量产为时尚早。

目前 GaN 基材料的主要外延生长方法有：金属有机化学气相沉积 (MOCVD)[26-28], 分子束外延 (MBE)[29], 氢化物气相外延 (HVPE)。表 2.1 为三种氮化物生长方法的比较。较高质量且纯度达标的 GaN 晶体早期通过 MBE 外延生长技术外延获得。MBE 外延生长速率低至  $1\sim 1.5\ \mu\text{m/h}$ ，导致生产成本昂贵无法用作大量工业化生产，HVPE 虽然生长效率很高，但是晶体质量不佳，权衡之下 MOCVD 外延因其较高的外延质量、灵活改变反应成分流量比例的生长可控性以及适用于工业生产的外延生长速率成为研究 GaN 材料的主要外延技术。

表 2.1 室温下 Si, GaAs, 4H-SiC 和 GaN 材料特性比较

TABLE 1.2 Electrical properties of Si, GaAs, 4H-SiC and GaN materials at room temperature

| 生长方法  | 优势                                     | 劣势                                                                |
|-------|----------------------------------------|-------------------------------------------------------------------|
| MOCVD | 原子级界面、原位厚度监控、高生长速率、高质量薄膜、成本低产量高        | 缺少原位表征； $\text{NH}_3$ 消耗量大；由 Mg-H 复杂结构决定的 p 型 Mg 掺杂，需要进行生长后掺杂激活工艺 |
| MBE   | 原子级界面、原位表征、高纯度生长、无氢环境、可使用等离子体或激光进行辅助生长 | 需要超高真空；低生长速率 ( $1\sim 1.5\ \mu\text{m/h}$ )；低温生长；低产量；成本昂贵         |
| HVPE  | 简单的生长技术、较高的生长速率、高质量薄膜、准晶体 GaN          | 非平滑界面；在氢气环境中工作；极高温条件                                              |

20 世纪 90 年代，研究人员已经开始了在 Si 衬底外延 GaN 的实验，但当时的外延质量差强人意并且得到的击穿电压较低。Y. C. Choi 等人[30]在 2 英寸 Si 衬底上成功外延了 AlGaIn/GaN 异质结构。K. Cheng 等人在 2012 年[31]制造了尺寸为 8 英寸的 Si 基 GaN 晶圆，且击穿电压达到 200 V。2013 年 D. Christy 等人[32]制备出 8 英寸 Si 基 GaN 外延片，其上生长的 AlGaIn/GaN 异质结构生长均匀，薄膜厚度为  $3.71\ \mu\text{m}$ ，误差为  $0.053\ \mu\text{m}$ ，其 AlGaIn 组分均值为 23.1%，误差为 0.71%。自 2017 年开始，业界相继成功研发出 8 英寸 Si 基 GaN 晶圆，并在其上进行 GaN 功率器件的制造。IMEC 成功研制出击穿电压为 200 V 和 650 V 的基于 GaN 基的

增强型功率器件；Exagan 公司开发其自己的 8 英寸 Si 基 GaN 晶圆并在其上制造了功率电力电子器件。2018 年，IMEC 和 Qromis 公司合作为了适合匹配衬底与 AlGaIn/GaN 异质结构的热膨胀系数，制造了 QST 衬底，厚度为 200 nm，用于高击穿电场下的增强型器件研发。

## 2.2 AlGaIn/GaN 异质结构与二维电子气形成机制

一般情况的 GaN 材料为 Ga 面在上，N 面在下[33]，自发极化方向为[0001]如图 2.2 所示，GaN 材料因其表面不同的极性束缚不同的电荷，通过束缚电荷的方式来实现极化电场的平衡，负电荷被束缚在 Ga 面 GaN 材料表面，正电荷束缚在 N 面 GaN 材料，自发极化方向从 Ga 原子指向 N 原子。N 面极性的 GaN 材料的自发极化强度方向与 Ga 面极性材料相反。

III 族氮化物氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)中，InN 有最大的晶格常数和最小的禁带宽度，AlN 的晶格常数小于 GaN 材料，故 AlGaIn 晶格常数比 GaN 晶格常数要小，两种晶格常数不匹配的 III 族氮化物堆叠生长会出现晶格失配现象，对于两种具有不同晶格常数的材料，外延材料只能按照衬底的晶格生长模式生长，这种不匹配的堆叠方式会导致两种材料发生压缩或拉伸，压电极化(piezoelectric polarization)效应在晶格被施加外部应力条件下产生。例如在 GaN 衬底上外延 AlGaIn 材料，我们已经知道 AlGaIn 晶格常数比 GaN 晶格常数要小，当 AlGaIn/GaN 形成应变异质结时，AlGaIn 薄膜在横向发生张应变，在纵向发生压应变，导致压电极化效应。

针对我们常见到的三元氮化物合金( $A_xB_{1-x}N$ )，V. Fiorentini 等人采用理论计算实验测试提出非线性极化模型，为了计算方便且在实际应用中采用线性模型和非线性模型计算结果差距不大的原因，我们选择线性模型，根据二元材料 AN 和 BN 的自发极化线性插值可以求得三元合金材料的自发极化强度：

$$P_{A_xB_{1-x}N}^{sp} = x \cdot P_{AN}^{sp} + (1 - x) \cdot P_{BN}^{sp} \quad (2.1)$$

对于压电极化机理如图 2.3 所示，晶格未施加外力时，晶格内各极化电场分量之和为 0，但当晶格处于晶格失配时，应力导致应变的发生，极化电场处于非平衡状态，产生压电极化，压电极化强度从微观上讲取决于 GaN 材料与外延材

料的晶格常数之间的差异。




图 2.3 GaN 微观极化电场示意图 (a)不施加应力作用 (b)施加应力作用

Figure 2.3 Schematic diagram of GaN polarization electric field (a) no stress (b) tensile stress

AlGa<sub>x</sub>N 作为 AlN 和 GaN 的合金材料, Ambacher 等人得到了 AlGa<sub>x</sub>N 的极化效应与 Al 组分  $x$  的表达式[34]:

$$P_{sp}(Al_xGa_{1-x}N) = -0.09x - 0.034(1-x) + 0.021x(1-x) \quad (2.2)$$

$$P_{pe}(Al_xGa_{1-x}N/GaN) = 0.0525x - 0.028x^2 \quad (2.3)$$

随着 Al 组分的增加, 2DEG 浓度逐渐增加, 在 AlGa<sub>x</sub>N/GaN 异质结有高达  $10^{13} \text{ cm}^{-2}$  的 2DEG 面密度, 对于 2DEG 的来源, 目前比较认可的理论是 2DEG 可能来源于 AlGa<sub>x</sub>N 表面的施主表面态电子, 异质结构中存在约  $10^{13} \text{ cm}^{-2}$  量级的 2DEG, AlGa<sub>x</sub>N 表面施主态提供电子, 使其在强极化场下进入沟道, 并最终形成 2DEG。但目前实验上发现 AlGa<sub>x</sub>N 的表面态一般是在  $10^{12}$  量级, 比表面态模型中态密度要小一个量级, 因此还有很多方面值得去推敲研究。

沟道形成的高迁移率二维电子气(2DEG)是 GaN 异质结显著的特征。在实际应用中, 我们主要研究的最基础的结构是 AlGa<sub>x</sub>N/GaN 异质结构, 之后会对其进行优化以改善 2DEG 的形成。就最基础的 AlGa<sub>x</sub>N/GaN 异质结构来说, 通常 AlGa<sub>x</sub>N 势垒层的厚度约为几十个纳米, AlGa<sub>x</sub>N 势垒层同时存在自发极化和压电极化, GaN buffer 层较厚, 处于应变弛豫状态, 故只存在自发极化。当几十纳米的 AlGa<sub>x</sub>N

沉积在 GaN 上时，为了抵消自发极化和压电极化效应，AlGaIn 层的上下表面分别产生感应负电荷和正电荷，同时在 AlGaIn/GaN 界面处，由于 AlGaIn 下表面存在正的感应电荷，故在 GaN 材料一侧感应出负电荷，高浓度的电子束缚在异质结面的 GaN 量子阱中，形成 2DEG 沟道，如图 2.4 所示。




图 2.4 AlGaIn/GaN 异质结截面 2DEG 示意图

Figure 2.4 2DEG schematic diagram of AlGaIn / GaN heterojunction

比较新颖的 GaN 异质结构也在逐步发展，为了减小 GaN 和衬底之间的晶格失配，可以生长一层薄的 AlN 成核层然后再生长 GaN 缓冲层，厚度为几个微米，然后再生长几十个纳米的 AlGaIn 层，与 GaN 缓冲层形成异质结，同时还可以在异质结面引入厚度约为几个纳米的 AlN 插入层，由于 AlN 禁带宽度较大，有效的增加了异质界面处的导带带阶，实现了 2DEG 密度的有效增加。基于 AlGaIn/GaN 异质结构制造的 AlGaIn/GaN HEMT 是三端器件，源漏极形成欧姆接触，栅极形成肖特基接触，通过对栅极施加电压来实现对器件的电压场控制。与金属氧化物半导体场效应晶体管(MOSFET)相似，利用栅下势垒层耗尽区改变来实现沟道电子浓度改变，图 2.5 给出了不同栅极电压下能带结构示意图，对应于三种不同偏制下器件的工作状态，图 2.5(a)是栅压为 0 时示意图，此时界面量子阱中存在 2DEG，源漏间为导通状态，可以看出此时器件为耗尽型常开状态。若栅压小于 0，陷阱提高至费米能级之上，此时不存在 2DEG，实现了沟道的关闭。若栅压大于 0，量子阱降至费米能级之下，GaN 导带被拉低，沟道中形成大量 2DEG。




图 2.5 不同栅压下的能带结构

Figure 2.5 Energy band structure with different gate bias

AlGaIn/GaN 异质结构中 GaN 异质结材料的极化效应导致二维势阱的形成, 但极化效应感应的电荷并不能确认为自由电子, 故 2DEG 产生的自由电子仍然需要进一步讨论和研究, 目前比较认可的理论是 2DEG 可能来源于 AlGaIn 表面的施主表面态电子[14, 35, 36], 异质结构中存在约  $10^{13} \text{ cm}^{-2}$  量级的 2DEG, AlGaIn 表面施主态提供的电子能够在强极化场下进入沟道, 形成 2DEG。Ga 面无掺杂情况下  $\text{Al}_x\text{Ga}_{1-x}\text{N}/\text{GaN}$  异质结的 2DEG 的面密度可以采用如下公式计算[37]:

$$N_s(x) = \frac{\sigma(x)}{q} - \frac{\varepsilon_0 \varepsilon(x)}{dq^2} \cdot [q\varphi_b(x) + E_F(x) - \Delta E_C(x)] \quad (2.4)$$

$N_s(x)$  为 2DEG 密度,  $\varphi_b(x)$  为肖特基势垒高度,  $\varepsilon(x)$  为对应于不同 Al 组分的  $\text{Al}_x\text{Ga}_{1-x}\text{N}$  的相对介电常数,  $\sigma(x)$  为极化电荷密度,  $E_F(x)$  为费米能级,  $d$  为 AlGaIn 厚度,  $\Delta E_C(x)$  为 AlGaIn/GaN 导带带阶差。我们可以看出 AlGaIn 势垒层的厚度和 Al 组分主导了 2DEG 密度的高低, 随着势垒层厚度增加, 2DEG 密度增大, 随着 Al 组分增加而增加。但目前实验上发现 AlGaIn 的表面态一般是在  $10^{12}$  量级, 比表面态模型中态密度要小一个量级, 因此还有很多方面值得去推敲研究。

利用高斯定理和界面电荷的分布, 我们进一步计算了复杂的 AlGaIn/GaN 异质结构的 2DEG 密度, 对于未经掺杂且无 LPCVD- $\text{SiN}_x$  钝化的 Ga 面  $\text{GaN}(\text{cap})/\text{AlGaIn}/\text{AlN}/\text{GaN}$  结构, 可以使用如下公式计算 2DEG 密度:

$$n_{2\text{DEG}} = \frac{\frac{\sigma_{\text{AlN}} - \sigma_{\text{GaN}}}{\varepsilon_{\text{AlN}}} \cdot d_{\text{AlN}} + \frac{\sigma_{\text{AlGaIn}} - \sigma_{\text{GaN}}}{\varepsilon_{\text{AlGaIn}}} \cdot d_{\text{AlGaIn}} - E_{C,\text{eff}}}{e \cdot \left( \frac{d_{\text{AlN}}}{\varepsilon_{\text{AlN}}} + \frac{d_{\text{AlGaIn}}}{\varepsilon_{\text{AlGaIn}}} + \frac{d_{\text{GaN}}}{\varepsilon_{\text{GaN}}} \right)} \quad (2.5)$$

$$E_{C,eff} = e\phi_b + E_{cm} \quad (2.6)$$

对于有 LPCVD-SiN<sub>x</sub> 钝化的结构, 可以使用如下公式计算 2DEG 密度:

$$n_{2DEG} = \frac{\frac{\sigma_{SiN_x} - \sigma_{GaN}}{\epsilon_{SiN_x}} \cdot d_{SiN_x} + \frac{\sigma_{AlN} - \sigma_{GaN}}{\epsilon_{AlN}} \cdot d_{AlN} + \frac{\sigma_{AlGaIn} - \sigma_{GaN}}{\epsilon_{AlGaIn}} \cdot d_{AlGaIn} - E_{C,eff}}{e \cdot \left( \frac{d_{SiN_x}}{\epsilon_{SiN_x}} + \frac{d_{AlN}}{\epsilon_{AlN}} + \frac{d_{AlGaIn}}{\epsilon_{AlGaIn}} + \frac{d_{GaN}}{\epsilon_{GaN}} \right)} \quad (2.7)$$

$$E_{C,eff} = e\phi_b - \Delta E_{C(SiN_x-GaN)} + E_{cm} \quad (2.8)$$

其中  $\epsilon$ ,  $\sigma$  和  $d$  分别对应于不同样品的介电常数, 压电和自发极化强度和厚度,  $e\phi_b$  是 GaN 帽层(或 SiN<sub>x</sub> 层)的肖特基接触势垒高度,  $E_{cm}$  是导带底与费米能级之间的距离,  $\Delta E_{C(SiN_x-GaN)}$  是已形成固定电荷的 SiN<sub>x</sub>/GaN 界面处的导带差。关于对有无 LPCVD-SiN<sub>x</sub> 钝化结构的 2DEG 密度计算, 我们在之后的界面研究还要进一步展开讨论。

随着势垒层厚度的减薄, 2DEG 迁移率随温度变化的主要由 2DEG 迁移率与各种散射机制的迁移率有如下关系:

$$\mu^{-1} = \sum_i \mu_i^{-1} \quad (2.9)$$

在动量弛豫近似下单个散射机制所限制的迁移率  $\mu_i$  与其动量弛豫时间  $\tau_i$  满足  $\mu_i = e\tau_i / m^*$ , 其中  $m^*$  为电子的有效质量, 所考虑的散射机制包括声学波形变势散射、压电散射、极性光学波声子散射、合金无序散射、界面粗糙度散射、位错散射、远程界面电荷散射都是基于二维简并统计计算的。采用解析的 Fang-Howard 变分波函数作为 2DEG 波函数的精确解近似, 得到关于  $1/\tau_i$  的结果, 包括:

声学形变散射:

$$\frac{1}{\tau_{DP}} = \frac{3m^* a_c^2 k_B T}{16\rho v_s \hbar^3} b \quad (2.10)$$

其中  $a_c$  为声学形变势,  $\rho$  为 GaN 的质量密度,  $v_s$  为声速,

$$b = \left( \frac{33m^* e^2 n_{2DEG}}{8\hbar^2 \epsilon_0 \epsilon_s} \right)^{\frac{1}{3}} \quad (2.11)$$

是变分函数。

压电散射:

$$\frac{1}{\tau_{\text{PE}}} = \frac{e^2 M^2 k_B T m^*}{4\pi \varepsilon_0 \varepsilon_s \hbar^3 k_F^3} \int_0^{2k_F} \frac{F(q)q^3}{[q + q_{\text{TF}}F(q)]^2 \sqrt{1 - \left(\frac{q}{2k_F}\right)^2}} dq \quad (2.12)$$

$n_{\text{s2D}}$  是 2DEG 的面电子密度,  $\varepsilon_s$  为 GaN 的介电系数,  $k_F$  是费米波矢, 假设散射主要在 Fermi 面附近发生。  $F(q)$  和  $G(q)$  是源于 Fang-Howard 变分波函数的两个形式因子。

极性光学波散射:

$$\frac{1}{\tau_{\text{POL}}} = \frac{e^2 \omega_{\text{POL}} N_B(T) m^* G(k_o)}{2\varepsilon^* k_o \hbar^2 P_{\text{POL}}(y)} \quad (2.13)$$

其中

$$\varepsilon^* = \varepsilon_0 / (1 / \varepsilon_h - 1 / \varepsilon_s) \quad (2.14)$$

$\varepsilon_h$  为 GaN 的高频介电常数,  $\hbar\omega_{\text{POL}}$  是极性光学声子能量,

$$k_o = \sqrt{2m^*(\hbar\omega_{\text{POL}}) / \hbar^2} \quad (2.15)$$

为极性光学声子波矢,

$$N_B(T) = \frac{1}{\exp(\hbar\omega_{\text{POL}} / k_B T) - 1} \quad (2.16)$$

为 Bose-Einstein 分布函数。

合金无序散射:

$$\frac{1}{\tau_{\text{ADO}}} = \frac{m^* \Omega(x) (V_A - V_B) x (1 - x)}{\hbar^3} \times \int_{-\infty}^0 \Psi^4(z) dz \quad (2.17)$$

其中

$$\Omega(x) = (\sqrt{3} / 2) c_0(x) \cdot a_0^2(x) \quad (2.18)$$

是六方 AlGaN 的单位元胞体积,  $a_0(x)$  和  $c_0(x)$  分别是 c 面内和 c 轴上的晶格常数。(Ga 原子被 Al 原子取代造成的合金散射势用  $(V_A - V_B)$  代表,  $x$  为势垒中 Al 组分含量,  $\psi(z)$  是修正的 Fang-Howard 波函数。

界面粗糙散射:

$$\frac{1}{\tau_{\text{IFR}}} = \frac{\Delta^2 L^2 e^4 m^*}{2(\varepsilon_0 \varepsilon_s)^2 \hbar^3} \left(\frac{1}{2} n_{\text{s2D}}\right)^2 \int_0^1 \frac{u^4 \exp(-k_F^2 L^2 u^2)}{[u + G(q)q_{\text{TF}} / (2k_F)]^2 \sqrt{1 - u^2}} du \quad (2.19)$$

其中  $L$  是相关长度,  $\Delta$  是均方根粗糙度, 界面粗糙的程度用这两个参数来衡量。

位错散射:

$$\frac{1}{\tau_{\text{DIS}}} = \frac{N_{\text{DIS}} m^* e^4 f_{\text{DIS}}^2}{\hbar^3 (\epsilon_0 \epsilon_s)^2 c_0^2(0)} \cdot \frac{1}{4\pi k_F^4} \int_0^1 \frac{du}{[u + q_{\text{TF}} / (2k_F)]^2 \sqrt{1 - u^2}} \quad (2.20)$$

$N_{\text{DIS}}$  是位错面密度,  $f_{\text{DIS}}$  为位错在禁带中引入的能态被占据的几率。

远程界面电荷散射:

$$\tau_{\text{MD}} = N_D \frac{m^*}{4\pi \hbar^3 k_F^3} \left( \frac{e^2}{2\epsilon_0 \epsilon_s} \right)^2 \int_0^{2k_F} \frac{F(k)^2 [\exp(-2kd_2) - \exp(-2kd_1)] k}{[k + q_{\text{TF}} G(k)]^2 \sqrt{1 - [k / (2k_F)]^2}} dk \quad (2.21)$$

$N_D$  是调制掺杂浓度,  $q_{\text{TF}}$  为 GaN 的托马斯-费米波矢, 势垒层调制掺杂部分的边界与异质界面的距离分别为  $d_1$  与  $d_2$ 。

### 第三章 GaN 基功率器件制造关键工艺研究

本章主要介绍一些 GaN 基功率器件制造常用到的一些关键工艺, 主要介绍了欧姆接触相关研究, GaN 器件的源漏电极需要采用欧姆接触, 形成良好的欧姆特性对器件性能有重要影响, 要实现较小的接触电阻, 降低源漏电极之间的功率损耗。同时介绍了低损伤栅槽刻蚀技术, 在高温刻蚀条件下, 刻蚀生成物大大减少, 提高刻蚀温度有利于干法刻蚀提高刻蚀速率和刻蚀均匀性, 改善刻蚀窗口表面粗糙程度。还介绍了绝缘介质沉积中的 ALD- $\text{Al}_2\text{O}_3$  沉积过程。

#### 3.1 欧姆接触研究

晶圆清洗是器件制造的基础工艺, 每一个实验流程开始前, 都需对样品表面进行彻底的清洁, 有机污染物和无机污染物比例如粉尘、自然氧化层大量存在于未经清洗的样品表面, 如果在开始工艺前未能对器件进行有效的清洁, 则污染物会对后续工艺造成巨大影响, 并对未来器件的性能有较大程度的损耗。半导体自动清洗仪器可以对 2 寸及更大的规则晶圆实现全自动彻底清洁, 小尺寸或不规则尺寸可以通过人工清洗完成。将样品在正面朝上置于丙酮溶液以及乙醇溶液中, 超声清洗设置 5 档超声 5 min 条件, 并用去离子水流动清洗至晶圆表面洁净为止。

源极漏极金属电极采用欧姆接触形式, 欧姆接触的重要指标是减小接触电阻( $R_c$ )。首先通过光刻定义欧姆区域图形, 然后采用电子束蒸发台在表面沉积 Ti/Al/Ni/Au 金属, 通过剥离工艺完成对源漏金属的图形化, 再将样品进行高温合金退火, 完成对欧姆电极的制备。Ti 作为底层与 AlGaN 相接触的金属, 经过退火后与 AlGaN 中的 N 原子发生反应, 形成一层薄的 TiN, 提高电子隧穿几率, 形成欧姆接触。接下来是 Al 金属层, Al 金属层促进了 TiN 的形成同时阻止了 Ga 原子的扩散, Au 金属作为保护层但是 Au 又会扩散到 Al 中从而进入半导体, 故在 Au 与 Al 金属层间, 插入 Ni 金属, 从而形成 Ti/Al/Ni/Au 合金。传输线模型(Transmission Line Model, TLM)经常作为评估欧姆接触的重要测试模型, 可以计算方块电阻接触电阻。我们通常用四探针测 TLM 的测试手段, 其原理如下, 单位面积金属沉积在半导体材料上形成的电阻称之为比接触电阻率, 与测试面积大小无关的金半接触特性可以通过比接触电阻率直观反应出来。不同模型在电极

制作、测量、数据拟合上都存在一定差异，我们在设计版图时通过制作线性的一组参数为长为  $W_c$ 、宽度为  $d$  的金属电极。从左至右相邻的电极之间都有对应逐渐增加的间距，如图 3.1 所示。




图 3.1 TLM 测试图形

Figure 3.1 Schematic of TLM

理论计算方面，我们可以忽略金属电极的方块电阻，相邻的两电极的总电阻  $R_T$  可以通过下式计算：

$$R_T = 2R_C + l \frac{R_{SH}}{W_C} \quad (3.1)$$

其中  $R_C$  为金属电极的接触电阻， $lR_{SH}/W_C$  为相邻电极之间体电阻， $R_{SH}$  为方块电阻，两电极间的间距用  $l$  表示。我们认为金半接触之间上方材料与接触下方材料的方块电阻保持一致，如图 3.2 所示， $y$  轴表示总电阻  $R_T$ ，显示每个相邻电极的测量结果，直线与  $y$  轴截距为  $2R_C$  同时可以得到直线斜率为  $R_{SH}/W_C$ ， $L_X=2L_T$ ，用  $L_X$  表示直线与  $x$  轴截距之间的绝对值，故比接触电阻率可以得到：

$$\rho_C = R_C \times L_T \times W_C \quad (3.2)$$




图 3.2  $R_T$  随间距  $l$  变化关系

Figure 3.2 Curve  $R_T$  with distance  $l$

对不同间距 pad 上施加 -10 V 到 10 V 电压扫描，步进为 0.1 V，得到 TLM 测量 IV 示意图，如图 3.3 所示。




图 3.3 TLM 测量 IV 示意图

Figure 3.3 Schematic diagram of TLM measurement IV

### 3.2 GaN 低损伤刻蚀研究

栅槽刻蚀技术与薄势垒原理类似,栅槽刻蚀只是改变了栅槽下方的势垒厚度,保留栅源和栅漏之间的势垒层,对导电阻影响不大同时实现增强型[38]。栅槽刻蚀较大的问题是对势垒层的深度刻蚀会对势垒层表面造成一系列刻蚀损伤,导致器件性能的下降和阈值电压的不稳定。由于湿法腐蚀引起的各向同性钻蚀极大的限制了其发展,干法刻蚀被认为是对 GaN 材料进行刻蚀的理想方式。本文中我们使用干法刻蚀手段为感应耦合等离子体刻蚀(ICP)。ICP 刻蚀对于硅化物通常采用氟基气体刻蚀,对于(AI)GaN 材料通常采用氯基气体进行刻蚀。ICP 干法刻蚀对刻蚀精度控制还需进一步提高,刻蚀引起的栅槽损伤难题也需要深入讨论。

低损伤高温刻蚀工艺对比常温刻蚀有明显的改善。为了研究高温对干法刻蚀过程中的影响,未刻蚀前的 GaN 表面粗糙度为 0.26 nm,经过表面清洗晶圆后,沉积 40 nm 厚度的 SiO<sub>2</sub> 介质作为刻蚀硬掩模,通过光刻定义刻蚀区域,以 ICP 方式 SF<sub>6</sub>/CHF<sub>3</sub> 氟基等离子体对 SiO<sub>2</sub> 刻蚀开孔,接着分别进行常温和高温干法刻蚀,

我们控制其他反应条件不变,仅改变设备腔体温度进行实验,实验参数如下,常

温刻蚀腔体温度为  $20^{\circ}\text{C}$ ，高温刻蚀条件为  $180^{\circ}\text{C}$ ，ICP 功率和 RF 功率分别为 50 W 和 15 W，腔体反应压力为 0.5 Pa， $\text{Cl}_2$  和  $\text{BCl}_3$  的流量为 8 和 2.5 sccm，反应时间为 2 min。我们通过原子力显微镜(Atoms force microscope, AFM)干法刻蚀后的常温和高温样品进行测试分析，如图 3.4 所示[39]，得到了  $5 \times 5 \mu\text{m}^2$  以及  $1 \mu\text{m}$  线条刻蚀后的表面形貌，可以看出经过高温刻蚀的 AlGaIn/GaN 栅槽内表面粗糙度较为明显的低于常温刻蚀内栅槽表面粗糙度。




图 3.4 栅槽刻蚀后表面形貌图 (a)常温刻蚀( $20^{\circ}\text{C}$ ) (b)高温刻蚀( $180^{\circ}\text{C}$ ) [39]

Figure 3.4 (a) and (b) show the trench profile of gate window recessed at  $20$  and  $180^{\circ}\text{C}$ , respectively [39]

ICP 反应过程中等离子体参与了对材料的物理轰击和化学反应。在对 AlGaIn 刻蚀过程中，分子质量较大的  $\text{BCl}_3$  对表面产生物理轰击，ICP 电场加速  $\text{BCl}_3$  后能量增大，轰击打破 AlGaIn 内化学键，高能物理轰击虽然提高了刻蚀速率，但也会对材料产生刻蚀损伤。 $\text{Cl}_2$  旨在参与化学反应形成对 AlGaIn 的腐蚀， $\text{Cl}_2$  参与化学反应与 AlGaIn/GaN 表面反应生成  $\text{GaCl}_3$ ， $\text{AlCl}_3$ ，通过 X 射线光电子能谱分析仪 (XPS)，通过监测 AlGaIn 栅槽刻蚀窗口内 Cl 元素含量的大小，来评估刻蚀生成物的残留水平大小，如图 3.5 所示。可以看出常温刻蚀下的残留物要多于高温刻蚀下反应生成物，在高温条件下反应残留氯化物明显减少，高温加速了反应残留物的挥发。




图 3.5 XPS 显示常温与高温下干法刻蚀后栅槽区域的 Cl 元素含量

Figure 3.5 Cl 2p core-level spectra in the recessed gate region by XPS. During the recess etching, the substrate temperature is set at 20 °C or 180 °C, respectively

已有文献研究表明，刻蚀材料表面的较高粗糙程度是反应残留物引起的，基于常温和高温的刻蚀对比实验，我们可以看出等离子体对 AlGaN 表面的刻蚀会受到其反应过程中生成物的影响，导致效率降低。而在高温刻蚀情况下，生成物大大减少加速挥发，提高刻蚀温度有利于干法刻蚀提高刻蚀速率和刻蚀均匀性，改善刻蚀窗口表面粗糙程度。

### 3.3 绝缘介质沉积

绝缘介质沉积同样是半导体制造工艺中频繁被用到的工艺，表面钝化、栅极绝缘介质层、金属隔离等。钝化层沉积主要目的是改善表面状态，抑制电流坍塌效应等因素，钝化层的引入可以调整 AlGaN/GaN 极化电荷分布，保护表面免受自然氧化等所引起的界面态，抑制表界面陷阱所引起的缓慢充放电过程实现抑制电流坍塌效应。绝缘层栅介质的沉积旨在减小栅肖特基带来的栅极漏电，GaN 基功率器件制造通常采用具有较高介电常数的材料，例如 ALD-  $\text{Al}_2\text{O}_3$ ， $\text{SiN}_x$  作为绝缘栅介质，在减少栅极漏电的同时还要注意到栅极控制能力。

ALD 生长的  $\text{Al}_2\text{O}_3$  被广泛使用，传统生长的  $\text{Al}_2\text{O}_3$  中的 O 源通常由  $\text{H}_2\text{O}$  来提供，经研究发现采用  $\text{H}_2\text{O}$  源的  $\text{Al}_2\text{O}_3$  中有较多的 Al-Al 和 Al-O-H 键，形成的

缺陷会导致正固定电荷的产生，其可能的原因是  $\text{H}_2\text{O}$  中氧化性不够强烈，反应所产生的 Al 与 O 元素数目比不能达到  $\text{Al}_2\text{O}_3$  中 Al 与 O 的数目比 2: 3。正电荷的存在会导致阈值电压向左移动，阻碍增强型的形成。我们先将  $\text{H}_2\text{O}$  用  $\text{O}_2$  替代以避免 I-O-H 键的形成，但使用  $\text{O}_2$  替代  $\text{H}_2\text{O}$  需要采用额外的等离子体技术辅助，等离子体技术施加过程中又会对 GaN 材料表面产生轰击损伤，故我们采用比  $\text{O}_2$  具有更强氧化性的  $\text{O}_3$ ，避免了采用等离子体技术，实现了提供无损氧化反应源。采用  $\text{O}_3$ - $\text{Al}_2\text{O}_3$  栅介质制造的二极管，旨在减小栅介质与半导体间的界面态，沉积欧姆金属 Ti/Al/Ni/Au，接着在  $\text{N}_2$  氛围下进行  $850\text{ }^\circ\text{C}$  高温退火形成欧姆接触，然后再进行剥离工艺。ALD 生长栅介质  $\text{Al}_2\text{O}_3$ ，采用活性较强的  $\text{O}_3$  取代  $\text{H}_2\text{O}$  作为 ALD 中的 O 源，使得 ALD 中 TMA 能被充分反应。采用  $\text{O}_3$ - $\text{Al}_2\text{O}_3$  栅介质制造的二极管显示出良好的绝缘特性，介质击穿场强达到  $8.5\text{ MV/cm}$ ，具有良好的 TDDB 特性同时  $\text{O}_3$  也进一步对栅介质中的正固定电荷产生抑制作用。

## 第四章 基于超薄势垒 AlGaIn/GaN 异质结构的 (MIS)-HEMT 器件研究

对变温变频 CV 法, 脉冲 IV 法等表征界面的测试方法进行体系研究。进一步开发了采用霍尔效应表征(Hall-effect characterization), 扫描开尔文探针显微镜(SKPM), 以及薛定谔泊松方程自洽解(self-consistent Poisson-Schrödinger calculations), 研究了通过低压化学气相沉积(LPCVD)生长的具有 SiN<sub>x</sub> 钝化层的超薄势垒 AlGaIn/GaN 异质结构二维电子气恢复物理机制。通过扫描开尔文探针显微镜(SKPM)观察表明, 随着 AlGaIn 势垒层厚度从 18.5 nm 减小到 5.5 nm, AlGaIn/GaN 异质结构的表面势几乎保持不变(1.08 eV), 这种现象的出现很可能源自于表面钉扎效应。通过霍尔效应测量确定, 随着势垒层厚度的减小, 二维电子气从  $9.60 \times 10^{12} \text{ cm}^{-2}$  显著耗尽到  $1.53 \times 10^{12} \text{ cm}^{-2}$ , 形成了常关(normally OFF)的 2DEG 沟道。根据薛定谔泊松方程自洽解(self-consistent Poisson-Schrödinger calculations)和仿真分析, 证实了 AlGaIn/GaN 异质结构上的 20 nm LPCVD-SiN<sub>x</sub> 钝化层诱导出约  $3.50 \times 10^{13} \text{ cm}^{-2}$  固定正电荷。界面电荷在超薄势垒 AlGaIn/GaN 异质结构中施加了能带弯曲的强烈的调制, 从而有助于二维电子气的有效恢复( $\sim 1.63 \times 10^{13} \text{ cm}^{-2}$ )。使用 LPCVD-SiN<sub>x</sub> 钝化技术实现了具有低导通电阻( $R_{\text{ON}}$ ), 高导通/关断电流比和陡峭的亚阈值斜率的常关型(E-mode)超薄势垒 AlGaIn/GaN 金属绝缘体半导体高电子迁移率晶体管。同时还对超薄势垒 AlGaIn/GaN 异质结构的散射机制进行了分析研究。

### 4.1 LPCVD-SiN<sub>x</sub>/AlGaIn 界面特性与二维电子气恢复机理研究

界面态的表征可以直观的显现出栅介质界面态的抑制效果, 界面态表征测试方法可以通过变温变频 CV 法, 脉冲 IV 法和 DLTS 表征等计算方法来实现。

采用脉冲 IV 测量能够实现半导体与介质之间的界面态密度标定, 脉冲 IV 测量了 MIS-HEMT 器件的传输特性, 如图 4.1 所示, 源漏电压  $V_{\text{DS}} = 1 \text{ V}$ , 栅电压为来回扫模式, 从 -14 V 扫描到 +4 V 再反扫回 -14 V, 通过正扫与反扫两条曲线之间的回滞可以计算出界面态密度, 正扫过程从 -14 V 扫描至 4 V 时, 准静态偏置点固定在 -14 V, 反扫过程从 4 V 扫描至 -14 V 时, 准静态偏置点固定在 +4 V, 脉冲周期为 1 s, 脉冲信号宽度分别为 5, 50 和 500 ms, 保证每组测试之前都加 -14

V 的静态偏置且相同的光照条件，让界面态中电子充分的释放，相反在反扫过程中也要保持 4 V 的静态偏置和相同的光照条件，保证界面态对电子的充分捕获。这样做的目的是让界面态引起的回滞现象尽可能的准确表现在 IV 曲线中。




图 4.1 LPCVD-SiN<sub>x</sub>/AlGaIn/GaN MIS-HEMT 器件脉冲传输特性曲线

Figure 4.1 Pulse I-V characteristics of LPCVD-SiN<sub>x</sub>/AlGaIn/GaN MIS-HEMT

通过提取回滞偏移数据我们得到 1.46 V @ 5 ms, 1.35 V @ 50 ms 和 1.21 V @ 500 ms 的结果，采用 Shockley-Hall-Read 模型和 Terman method 来计算态密度：

$$\tau_e = \frac{1}{v_{th} \sigma_n N_C} \exp\left(\frac{E_C - E_T}{kT}\right) \quad (4.1)$$

$$D_{it} = \frac{1}{e} C_{SiN_x} \Delta V_{TH} \quad (4.2)$$

最终得到在 LPCVD-SiN<sub>x</sub>/GaN 之间存在有  $10^{12} \text{ cm}^{-2}$  密度量级的界面态。变温变频 CV 测试方法是计算态密度的另外一种常用方法[40]，2DEG 从 2DEG 沟道会溢出至 SiN<sub>x</sub>/(AlGaIn)界面，形成 CV 曲线中的第二个台阶，变温变频 CV 法主要通过观测第二个台阶的变化来表征界面态。LPCVD-SiN<sub>x</sub>/AlGaIn 界面处浅能级在高频信号下释放时间较短，高频下的捕获和释放行为能很好的实现，但是深能级缺陷因其较长时间的释放时间无法实现，低频条件可以更好的检测出深能级

缺陷。相同偏压条件的两种不同频率的 CV 曲线叠加，可以观察到第二个台阶的偏移，据此可以计算出缺陷的态密度。

同时还可以通过对比 MIS-HEMT 和 HEMT 器件转移特性曲线[41]，精确得到两种器件的阈值电压，采用与脉冲 IV 类似的方法，在对器件测量前保持相同的偏置条件- 14 V 以及相同的光照条件促进界面态对电荷的释放。通过 IV 曲线可以提取到 HEMT 器件阈值电压为-3.4 V, MIS-HEMT 器件阈值电压为-9.8 V, 如图 4.2 所示，LPCVD-SiN<sub>x</sub> 介质引入使得 MIS-HEMT 器件阈值电压向左移动，证实了在界面处有正固定电荷的存在。




图 4.2 MIS-HEMT 和 HEMT 器件传输特性比较[41]

Figure 4.2 I-V characteristics of MIS-HEMT and HEMT[41]

结合能带仿真，分析 LPCVD-SiN<sub>x</sub>/GaN(cap)/AlGaIn/GaN 界面电荷分布情况，平带条件下 2DEG 不存在，我们可以得到 MIS-HEMT 器件阈值电压的表达式：

$$V_{TH}^{MIS} = \phi_b^i - \frac{1}{e} (\Delta E_{C\_SiN_x/GaN} + \Delta E_{E_C-E_F}) - V_{SiN_x} + V_{GaN} - V_{AlGaIn} - V_{AlN} \quad (4.4)$$

同理，可以得到 HEMT 器件阈值电压的表达式：

$$V_{TH}^{HEMT} = \phi_b - \frac{1}{e} (\Delta E_{E_C-E_F}) + V_{GaN} - V_{AlGaIn} - V_{AlN} \quad (4.5)$$

将两种器件的阈值电压求差可以得到：

$$V_{TH}^{MIS} - V_{TH}^{HEMT} = \phi_b^i - \phi_b - \frac{1}{e} \Delta E_{C\_SiN_x/GaN} - V_{SiN_x} \quad (4.6)$$

然后在各界面运用高斯定理可以得到 SiN 介质电势降为:

$$V_{\text{SiN}_x} = \frac{e(\sigma_{\text{if}} - \sigma_{\text{D}} - \sigma_{\text{GaIn}})}{C_{\text{SiN}_x}} \quad (4.7)$$

通过以上公式计算可以得到 SiN<sub>x</sub>/GaN 界面处的固定正电荷约为 10<sup>13</sup> 量级, 正固定电荷导致 SiN<sub>x</sub> 导带出现弯曲。我们将在 4.2 节, 通过霍尔效应表征(Hall-effect characterization), 扫描开尔文探针显微镜(SKPM), 以及薛定谔泊松方程自洽解(self-consistent Poisson-Schrödinger calculations)进一步准确确定 LPCVD-SiN<sub>x</sub> 与 GaN 表面之间的正固定电荷, 同时探索了 2DEG 恢复机制。

通过极化效应感应出的高电子迁移率和高密度的二维电子气, AlGaIn/GaN 异质结构已成功应用于高频 RF 功率放大器 and 高效紧凑型功率器件或集成电路 [42]。增强型(E-mode) AlGaIn/GaN 高电子迁移率晶体管 (HEMT) 功率增益截止频率或阈值电压( $V_{\text{TH}}$ )的增加需求使得要求将 AlGaIn 势垒层的厚度缩小至几个纳米[15, 43]。基于增强型 AlGaIn/GaN 基功率器件, 为了维持高迁移率二维电子气通道, 需要将 AlGaIn 势垒层减小至 6 nm 下。将 AlGaIn 势垒层从 20 nm 刻蚀至 6 nm 甚至更薄对于现有的先进刻蚀技术来说仍然具有极大的挑战性。最近提出一种无需刻蚀 AlGaIn 的超薄势垒 AlGaIn/GaN 异质结构以制造高产量的横向 GaN 基功率器件[44-46]。金属绝缘体半导体 (MIS) HEMT 中沟道外区域中的 2DEG 可以通过低压化学气相沉积(LPCVD)生长的高热稳定性的 SiN<sub>x</sub> 钝化层实现有效恢复[41, 45]。这可以用作超薄势垒 AlGaIn/GaN HEMT 和增强型(E-mode) MIS-HEMT 实现有效电荷调制的钝化层。

在这项研究中, LPCVD-SiN<sub>x</sub> 钝化对薄势垒 AlGaIn(<6 nm)/GaN 异质结构的表面性质以及 2DEG 的输运行为的影响是通过霍尔效应表征(Hall-effect characterization), 扫描开尔文探针显微镜(SKPM)[47], 以及薛定谔泊松方程自洽解(self-consistent Poisson-Schrödinger calculations)一致确定[48, 49]。通过在 AlGaIn 势垒层上进行 LPCVD-SiN<sub>x</sub> 钝化可产生约  $3.50 \times 10^{13} \text{ cm}^{-2}$  固定正电荷以实现二维电子气的有效恢复。基于薄势垒 AlGaIn(~5.5 nm)/GaN 异质结构和界面电荷工程, 制造了增强型(E-mode)HEMT 和 MIS-HEMT。

通过金属有机化学气相沉积法(MOCVD)在 Si (111)衬底上生长的具有两种厚度的 AlGaIn/GaN 异质结构, 5.5 nm 的称为超薄势垒 (UTB) 和 18.5 nm 称为

常规厚度的势垒。AlGaIn 势垒层由~1 nm 的 GaN 帽层, 3.5 nm(厚势垒为 16.5 nm) 的  $\text{Al}_{0.25}\text{Ga}_{0.75}\text{N}$  势垒层和 1 nm 的 AlN 插入层组成, 部分晶圆通过 20-nm LPCVD- $\text{SiN}_x$  钝化, 如图 4.3 所示。




图 4.3 Si 基超薄势垒 AlGaIn/GaN 异质结构剖面图

Figure 4.3 Structural section of UTB-AlGaIn/GaN heterostructure

在进行 LPCVD- $\text{SiN}_x$  沉积之前, 首先通过标准 RCA 处理来清洗样品, 然后立即将处理过的晶圆转移至 LPCVD 腔室内避免二次污染, 使用  $\text{NH}_3$  和  $\text{SiH}_2\text{Cl}_2$  作为反应气体在 780 °C 条件下生长 20 nm  $\text{SiN}_x$ , 生长压力为 300 mTorr。为了比较 2DEG 的输运行为, 制造了四个具有范德堡几何图形的霍尔样品, 两个(5.5-nm 势垒层和 18.5-nm 势垒层)有钝化和两个没有 LPCVD- $\text{SiN}_x$  钝化的样品。以上每个样品代表从每个钝化/未钝化晶片上切下来的五个方形样品中的一个。每种样片中测得的 2DEG 电荷密度的变化在 3% 以内, 表明 LPCVD- $\text{SiN}_x$  钝化具有良好的均匀性和可重复性。霍尔测量表明, 未钝化的 5.5 nm 势垒的 AlGaIn/GaN 异质结构在 300 K 时具有非常高的 2DEG 方阻  $R_{2\text{DEG}}$  (~10050  $\Omega/\square$ ) 如表 4.1 所示, 这表明其良好的常关特性。相应的 2DEG 密度  $n_{2\text{DEG}}$  和迁移率  $\mu_{2\text{DEG}}$  分别为  $1.53 \times 10^{12} \text{ cm}^{-2}$  和 406  $\text{cm}^2/\text{Vs}$ 。采用 20 nm LPCVD- $\text{SiN}_x$  钝化的 UTB 样品中的  $n_{2\text{DEG}}$  显著增加到  $1.63 \times 10^{13} \text{ cm}^{-2}$ , 甚至高于未钝化的 18.5 nm 势垒样品。在钝化的 5.5 nm 势垒异质结构中提高 2DEG 迁移率的可能物理机制是, 在低 2DEG 电荷密度下, 杂质和界面电荷散射会降低迁移率。随着 2DEG 电荷密度  $n_{2\text{DEG}}$  保持增加直至  $\sim 7\text{-}8 \times 10^{13} \text{ cm}^{-2}$ , 这些散射过程被聚集的电子有效地屏蔽, 从而极大地提高了

2DEG 的迁移率[48]。然而, 无论是对于 LPCVD-SiN<sub>x</sub> 钝化的 UTB 异质结构还是具有厚 AlGaIn 势垒的异质结构, 在较高二维电子气浓度下由于 2DEG 向 AlGaIn/GaN 异质界面的移动, 界面粗糙度散射将逐渐占主导地位, 因此随着 2DEG 电荷密度的增加, 其 2DEG 迁移率不能总是增加。2DEG 迁移率下降的程度取决于异质界面的质量[50]。

钝化后 5.5 nm 和 18.5 nm 的样品都具有几乎相同的  $n_{2\text{DEG}}$  ( $\sim 1.60 \times 10^{13} \text{ cm}^{-2}$ ) 和  $\mu_{2\text{DEG}}$  ( $> 1300 \text{ cm}^2/\text{Vs}$ )[51], 这导致了 5.5 nm 钝化样品  $R_{2\text{DEG}}$  显著下降到  $296 \Omega/\square$ 。相反, LPCVD-SiN<sub>x</sub> 钝化的 5.5nm 势垒的 AlGaIn/GaN 异质结构( $\sim 1300 \text{ cm}^2/\text{Vs}$ )仅比 18.5nm AlGaIn 异质结构( $\sim 1380 \text{ cm}^2/\text{Vs}$ )稍低, 界面电荷在 5.5nm 势垒的 AlGaIn/GaN 异质结构呈现出较弱的远程界面散射[52]。值得注意的是, 还采用安捷伦 B1500 进行电容-电压(C-V) 汞(Hg)探针测量如图 4.4 所示, 以确认 LPCVD-SiN<sub>x</sub> 钝化对 2DEG 电荷密度的影响。通过对 2DEG 耗尽区到 0 V 的 CV 曲线积分获得的两个钝化异质结构中 2DEG 密度分别为  $1.55 \times 10^{13} \text{ cm}^{-2}$  ( $\sim 5.5 \text{ nm}$ ) 和  $1.58 \times 10^{13} \text{ cm}^{-2}$  ( $\sim 18.5 \text{ nm}$ )。CV 测量结果都比霍尔测量结果稍小, 这种误差可能是由于汞(Hg)探针耗尽效应引起的, 在霍尔样品测试中, LPCVD-SiN<sub>x</sub> 表面却与空气直接接触。




图 4.4 10kHz 下不同势垒厚度(5.5 and 18.5 nm) LPCVD-SiN<sub>x</sub>/AlGaIn/GaN 结构 cv 测量结果

Figure 4.4 C-V characteristics of LPCVD-SiN<sub>x</sub>/AlGaIn/GaN heterostructures with different AlGaIn barrier thickness (5.5 and 18.5 nm). The measured frequency is 10 kHz.

表 4.1 有无钝化层超薄 AlGaIn/GaN 异质结构的 2DEG 性质

TABLE 4.1 Electrical properties of the 2DEG in UTB-AlGaIn/GaN heterostructures with and without passivation, as characterized by Hall effect measurements

| 20-nm LPCVD-SiN <sub>x</sub> passivation | Thickness of AlGaIn barrier (nm) | 2DEG sheet resistance ( $\Omega/\square$ ) | 2DEG sheet density ( $e/\text{cm}^2$ ) | 2DEG mobility ( $\text{cm}^2/\text{Vs}$ ) |
|------------------------------------------|----------------------------------|--------------------------------------------|----------------------------------------|-------------------------------------------|
| Without passivation                      | 5.5                              | 10050.0                                    | $1.53 \times 10^{12}$                  | 406                                       |
| With passivation                         | 5.5                              | 295.8                                      | $1.63 \times 10^{13}$                  | 1300                                      |
| Without passivation                      | 18.5                             | 408.4                                      | $9.60 \times 10^{12}$                  | 1590                                      |
| With passivation                         | 18.5                             | 283.2                                      | $1.59 \times 10^{13}$                  | 1380                                      |

准确分析 AlGaIn/GaN 异质结构在 LPCVD-SiN<sub>x</sub> 钝化前后的表面势[47]对于探索二维电子气(2DEG)的恢复机理至关重要。使用了配备有 SKPM 模块的原子力显微镜(AFM)来确定其表面电势,如图 4.5 所示。所有测试过程均以具有 5.1 eV 功函的 Au 金属层作为对照样品进行校准。在未钝化的 5.5 nm 势垒和 18.5 nm 势垒样品的表面观察到清晰的原子台阶,如图 4.5(a1) and (c1)所示,他们的粗糙度(RMS)分别为 0.48 and 0.62 nm。钝化样品的表面较为平坦的且相应的粗糙度(RMS)为 1.45 和 1.59 nm,如图 4.5(b1) and (d1)所示。在 SKPM 测试模块中,对针尖施加一个频率为 17 kHz 的 2 V 正弦信号  $V_{ac} \sin(\omega t)$ 。样品的表面势  $\Phi_S$  可以表示为[47]:

$$\Phi_S = \Phi_M - \chi_S - \Delta\Phi_{SKPM} \quad (4.8)$$

其中  $\Phi_M$  为 Au 的功函数,  $\chi_S$  是氧化学吸附的 GaN 表面( $\sim 4.1$  eV)或 LPCVD-SiN<sub>x</sub> 表面( $\sim 2.1$  eV)的电子亲和势[53],  $\Delta\Phi_{SKPM}$  是 Au 和被测样品之间的电位差,如图 4.5(a2), (b2), (c2), and (d2)所示。两种未钝化样品(有 GaN 盖帽层)的  $\Phi_S$  值分别确定为 1.07(5.5 nm 势垒)和 1.08 eV(18.5 nm 势垒)。由高浓度的施主态和受主态引起的表面钉扎效应导致了几乎不变且固定的( $\sim 1.08$  eV)表面电势[14],这将促进在薄势垒 AlGaIn/GaN 异质结构中形成二维电子气(2DEG)的耗尽效应。




图 4.5 未钝化 AlGaIn(~5.5 nm)/GaN 异质结构(a1), LPCVD-SiN<sub>x</sub> 钝化 AlGaIn(~5.5 nm)/GaN 异质结构(b1), 未钝化 AlGaIn(~18.5 nm)/GaN 异质结构(c1), LPCVD-SiN<sub>x</sub> 钝化 AlGaIn(~18.5 nm)/GaN 异质结构(d1)表面形态

(使用非接触式原子力显微镜测量表面形态)

Figure 4.5 Surface morphology of unpassivated AlGaIn(~5.5 nm)/GaN heterostructures (a1), LPCVD-SiN<sub>x</sub> passivated AlGaIn(~5.5 nm)/GaN heterostructures (b1), unpassivated AlGaIn (~18.5nm)/GaN heterostructures (c1), and LPCVD-SiN<sub>x</sub> passivated AlGaIn (~18.5nm)/GaN heterostructures (d1)

(surface morphology was measured by using a non-contact atom force microscope)




图 4.5 未钝化 AlGaN(~5.5 nm)/GaN 异质结构(a2), LPCVD-SiN<sub>x</sub> 钝化 AlGaN(~5.5 nm)/GaN 异质结构(b2), 未钝化 AlGaN(~18.5 nm)/GaN 异质结构(c2), LPCVD-SiN<sub>x</sub> 钝化 AlGaN(~18.5 nm)/GaN 异质结构(d2)表面电势

(使用标定金样品作为参考, 通过配备 SKPM 模块的开尔文探针显微镜测量表面电势)

Figure 4.5 Surface potential of unpassivated AlGaN(~5.5 nm)/GaN heterostructures (a2), LPCVD-SiN<sub>x</sub> passivated AlGaN(~5.5 nm)/GaN heterostructures (b2), unpassivated AlGaN (~18.5nm)/GaN heterostructures (c2), and LPCVD-SiN<sub>x</sub> passivated AlGaN (~18.5nm)/GaN heterostructures (d2)

(surface potential was measured by a scaling Kelvin probe microscope with the Au sample as reference)




图 4.5 未钝化 AlGaIn(~5.5 nm)/GaN 异质结构(a3), LPCVD-SiN<sub>x</sub> 钝化 AlGaIn(~5.5 nm)/GaN 异质结构(b3), 未钝化 AlGaIn(~18.5 nm)/GaN 异质结构(c3), LPCVD-SiN<sub>x</sub> 钝化 AlGaIn(~18.5 nm)/GaN 异质结构(d3)模拟能带图

Figure 4.5 Simulated energy band diagrams of unpassivated AlGaIn(~5.5 nm)/GaN heterostructures (a3), LPCVD-SiN<sub>x</sub> passivated AlGaIn(~5.5 nm)/GaN heterostructures (b3), unpassivated AlGaIn (~18.5nm)/GaN heterostructures (c3), and LPCVD-SiN<sub>x</sub> passivated AlGaIn (~18.5nm)/GaN heterostructures (d3)

根据确定的表面势, 绘制了能带模拟仿真图。通过能带图模拟获得的未钝化 AlGaIn/GaN 异质结构中的二维电子气(2DEG)电荷密度与实验结果高度吻合如图 4.5(a3) and (c3)所示。两种钝化样品具有相同的表面势  $\Phi_s$  为 2.81 eV, 两种钝化样品的二维电子气(2DEG)浓度也与霍尔测量的实验值非常吻合[54], 如图 4.5(b3) and (d3)所示。在 SiN<sub>x</sub>/(Al)GaIn 界面处发现约  $1.70 \times 10^{13} \text{ cm}^{-2}$  的净正固定电荷, 这意味着 LPCVD-SiN<sub>x</sub> 钝化层诱导出约  $3.50 \times 10^{13} \text{ cm}^{-2}$  的正电荷(Ga 面 GaN 帽盖层的负极化电荷的均值约为  $-1.80 \times 10^{13} \text{ cm}^{-2}$ )。这种变化可能是由于 RCA 清洁和 LPCVD 生长之间的空气暴露时间不同所致[55], 还有待进一步研究。由于 SiN<sub>x</sub>/GaN 界面上的正电荷会大大降低异质结构的导带高度, 因此 AlGaIn/GaN 异

质界面上的 2DEG 可能会溢出到  $\text{SiN}_x/\text{GaN}$  界面上以形成额外的沟道,如图 4.5(b3)和(d3)所示。但是鉴于非晶 LPCVD- $\text{SiN}_x$  和晶体 GaN 盖帽层之间的界面质量较低,故其额外沟道上迁移率将非常低。

同时利用高斯定理和界面电荷分布, 计算了具有不同势垒厚度的 AlGaN/GaN 异质结构中的二维电子气(2DEG)电荷密度。对于未掺杂且未经 LPCVD- $\text{SiN}_x$  钝化的 Ga 面 GaN(cap)/AlGaN/AlN/GaN 结构, 在 AlN 与 GaN 界面存在关系:

$$\sigma_{\text{AlN}} - \sigma_{\text{GaN}} - \sigma_{2\text{DEG}} = E_{\text{AlN}} \cdot \epsilon_{\text{AlN}} \quad (4.9)$$

在 AlGaN 与 AlN 界面存在:

$$\sigma_{\text{AlN}} - \sigma_{\text{AlGaN}} = E_{\text{AlN}} \cdot \epsilon_{\text{AlN}} - E_{\text{AlGaN}} \cdot \epsilon_{\text{AlGaN}} \quad (4.10)$$

在 GaN(cap)与 AlGaN 界面处有:

$$\sigma_{\text{AlGaN}} - \sigma_{\text{GaN}} = E_{\text{GaN}} \cdot \epsilon_{\text{GaN}} + E_{\text{AlGaN}} \cdot \epsilon_{\text{AlGaN}} \quad (4.11)$$

对 GaN(cap)/AlGaN/AlN/GaN 能带结构分析可得等式:

$$\begin{aligned} \Delta E_{\text{C AlN/GaN}} - E_{\text{cm}} + eE_{\text{AlN}} \cdot d_{\text{AlN}} - \Delta E_{\text{C AlGaN/AlN}} = \\ e\phi_b + eE_{\text{GaN}} \cdot d_{\text{GaN}} + \Delta E_{\text{C GaN/AlGaN}} - eE_{\text{AlGaN}} \cdot d_{\text{AlGaN}} \end{aligned} \quad (4.12)$$

联立以上 4.9-4.12 等式计算二维电子气(2DEG)电荷密度  $n_{2\text{DEG}}$ : [48, 49]

$$n_{2\text{DEG}} = \frac{\frac{\sigma_{\text{AlN}} - \sigma_{\text{GaN}}}{\epsilon_{\text{AlN}}} \cdot d_{\text{AlN}} + \frac{\sigma_{\text{AlGaN}} - \sigma_{\text{GaN}}}{\epsilon_{\text{AlGaN}}} \cdot d_{\text{AlGaN}} - E_{\text{C,eff}}}{e \cdot \left( \frac{d_{\text{AlN}}}{\epsilon_{\text{AlN}}} + \frac{d_{\text{AlGaN}}}{\epsilon_{\text{AlGaN}}} + \frac{d_{\text{GaN}}}{\epsilon_{\text{GaN}}} \right)} \quad (4.13)$$

$$E_{\text{C,eff}} = e\phi_b + E_{\text{cm}} \quad (4.14)$$

对于经过 LPCVD- $\text{SiN}_x$  钝化的 LPCVD- $\text{SiN}_x/\text{GaN}(\text{cap})/\text{AlGaN}/\text{AlN}/\text{GaN}$  结构, 在 AlN 与 GaN 界面存在关系:

$$\sigma_{\text{AlN}} - \sigma_{\text{GaN}} - \sigma_{2\text{DEG}} = E_{\text{AlN}} \cdot \epsilon_{\text{AlN}} \quad (4.15)$$

在 AlGaN 与 AlN 界面存在:

$$\sigma_{\text{AlN}} - \sigma_{\text{AlGaN}} = E_{\text{AlN}} \cdot \epsilon_{\text{AlN}} - E_{\text{AlGaN}} \cdot \epsilon_{\text{AlGaN}} \quad (4.16)$$

在 GaN(cap)与 AlGaN 界面处有:

$$\sigma_{AlGaIn} - \sigma_{GaN} = E_{GaN} \cdot \varepsilon_{GaN} + E_{AlGaIn} \cdot \varepsilon_{AlGaIn} \quad (4.17)$$

在 LPCVD-SiN<sub>x</sub> 与 GaN(cap)界面处有:

$$\sigma_{SiN_x} - \sigma_{GaN} = E_{GaN} \cdot \varepsilon_{GaN} + E_{SiN_x} \cdot \varepsilon_{SiN_x} \quad (4.18)$$

对 LPCVD-SiN<sub>x</sub>/GaN(cap)/AlGaIn/AlN/GaN 能带结构分析可得等式:

$$\begin{aligned} e\phi_b - eE_{SiN_x} \cdot d_{SiN_x} - \Delta E_{C_{SiN_x}/GaN} + eE_{GaN} \cdot d_{GaN} + \Delta E_{C_{AlN}/GaN} = \\ \Delta E_{C_{AlN}/GaN} - E_{cm} + eE_{AlGaIn} \cdot d_{AlGaIn} + eE_{AlN} \cdot d_{AlN} - \Delta E_{C_{AlGaIn}/AlN} \end{aligned} \quad (4.19)$$

联立以上 4.15-4.19 等式计算二维电子气(2DEG)电荷密度  $n_{2DEG}$ : [48, 49, 56]

$$n_{2DEG} = \frac{\frac{\sigma_{SiN_x} - \sigma_{GaN}}{\varepsilon_{SiN_x}} \cdot d_{SiN_x} + \frac{\sigma_{AlN} - \sigma_{GaN}}{\varepsilon_{AlN}} \cdot d_{AlN} + \frac{\sigma_{AlGaIn} - \sigma_{GaN}}{\varepsilon_{AlGaIn}} \cdot d_{AlGaIn} - E_{C,eff}}{e \cdot \left( \frac{d_{SiN_x}}{\varepsilon_{SiN_x}} + \frac{d_{AlN}}{\varepsilon_{AlN}} + \frac{d_{AlGaIn}}{\varepsilon_{AlGaIn}} + \frac{d_{GaN}}{\varepsilon_{GaN}} \right)} \quad (4.20)$$

$$E_{C,eff} = e\phi_b - \Delta E_{C(SiN_x-GaN)} + E_{cm} \quad (4.21)$$

其中  $\varepsilon$ ,  $\sigma$ , 和  $d$  分别对应于不同样品的介电常数, 压电和自发极化强度和厚度,  $e\phi_b$  是 GaN 帽层(或 SiN<sub>x</sub> 层)的肖特基接触势垒高度,  $E_{cm}$  是导带底与费米能级之间的距离,  $\Delta E_{C(SiN_x-GaN)}$  是已形成固定电荷的 SiN<sub>x</sub>/GaN 界面处的导带差。界面电荷的分布如图 4.6(a)所示, 其中 GaN, AlGaIn 和 AlN 的极化电荷分别为  $1.80 \times 10^{13}$ ,  $3.20 \times 10^{13}$ , and  $8.20 \times 10^{13} \text{ cm}^{-2}$ 。通过 C-V 测量, 将 LPCVD-SiN<sub>x</sub> 层  $\varepsilon_{SiN_x}$  的相对介电常数确定为 7.1。根据等式(4.13)和(4.20), 2DEG 电荷密度随 AlGaIn 势垒层厚度的变化绘制在图 4.6(b)中并附有霍尔实验结果, 霍尔测量结果与理论计算结果一致相符。未钝化样品的二维电子气(2DEG)电荷密度随着 AlGaIn 势垒厚度的增加而迅速增加, 在 18.5 nm 处达到  $9.60 \times 10^{12} \text{ cm}^{-2}$ , 这与参考文献中[14]曲线的趋势一致。对于钝化的 UTB 样品和厚势垒样品, 20 nm LPCVD-SiN<sub>x</sub> 钝化层感应出约  $3.50 \times 10^{13} \text{ cm}^{-2}$  电荷。界面电荷对薄势垒对薄势垒异质结构施加了强烈的能带弯曲调制, 从而使得二维电子气密度(2DEG)实现了有效恢复。这可能就是为什么钝化后的 5.5 nm 和 18.5 nm 的样品都具有几乎相同的  $n_{2DEG}$  ( $\sim 1.6 \times 10^{13} \text{ cm}^{-2}$ ) 和  $\mu_{2DEG}$  ( $> 1300 \text{ cm}^2/\text{Vs}$ )。




图 4.6 (a) LPCVD-SiN<sub>x</sub> (~20 nm)/GaN(cap) (~1 nm)/Al<sub>0.25</sub>Ga<sub>0.75</sub>N (~3.5 nm)/AlN (~1 nm)/GaN 异质结构界面电荷分布图。(b) 二维电子气(2DEG)电荷密度随 Al<sub>0.25</sub>Ga<sub>0.75</sub>N 势垒层厚度变化关系图。计算分析结果与表三中的实验数据呈现出对比关系

Figure 4.6 (a) Schematic interface charge distribution of LPCVD-SiN<sub>x</sub> (~20 nm)/GaN(cap) (~1 nm)/Al<sub>0.25</sub>Ga<sub>0.75</sub>N (~3.5 nm)/AlN (~1 nm)/GaN heterostructures. (b) The 2DEG charge density as a function of the thickness of the Al<sub>0.25</sub>Ga<sub>0.75</sub>N barrier. Comparison of analytical expression and experimental measurements. The experimental data in Table III were used

#### 4.2 超薄势垒 AlGa<sub>0.25</sub>N/GaN 异质结构二维电子气散射机制研究

验证与 LPCVD-SiN<sub>x</sub> 钝化相关, 以及不同势垒层厚度变化导致的散射机制, 进行变温霍尔测量, 验证 AlGa<sub>0.25</sub>N 势垒层减薄的可能性。声学波形变势散射、压电散射、极性光学波声子散射、合金无序散射、界面粗糙度散射、位错散射、远程界面电荷散射都会在 matlab 仿真中实现以确定不同散射机制对同样品的影响。

在增强型(E-Mode) AlGa<sub>0.25</sub>N/GaN 高电子迁移率晶体管(HEMT)中想要进一步提升功率增益截止频率或阈值电压( $V_{TH}$ ), 需要将 AlGa<sub>0.25</sub>N 势垒层缩小到几个纳米。Si 基 AlGa<sub>0.25</sub>N/GaN 异质结构中 AlGa<sub>0.25</sub>N 势垒层的厚度通常只有约 20nm。基于凹槽栅刻蚀工艺, 开发了刻蚀自停止技术与具有阻挡层的势垒结构并将势垒层刻蚀到 6 nm 以下。远程界面电荷散射是在较低 2DEG 浓度下较强的散射机制, 随着 AlGa<sub>0.25</sub>N 势垒层的减薄, 2DEG 浓度迅速下降, 远程界面电荷散射逐渐增强并成为主要散射机制, 实现了栅下 2DEG 的有效耗尽。

AlGa<sub>0.25</sub>N/GaN 异质结构因其高浓度的量子化的二维电子气(2DEG)会产生良好的电导特性。如图 4.7 所示, 在 110 至 500K 的温度范围内, 我们分别对有不

同的势垒层厚度和有无 LPCVD-SiN<sub>x</sub> 钝化的四种样品进行了变温霍尔测量。




图 4.7 110 至 500K 下势垒层厚度为 5.5 nm, 18.5 nm 未钝化及有 LPCVD-SiN<sub>x</sub> 钝化霍尔测量结果

Figure 4.7 Hall measurement results of the thickness of the barrier layer is 5.5 nm, 18.5 nm without passivation or with LPCVD-SiN<sub>x</sub> passivation at 110 to 500K

如图 4.7 所示,在 110K 下未钝化的 5.5 nm 薄势垒样品的迁移率为 300 cm<sup>2</sup>/Vs, 18.5 nm 常规势垒样品的迁移率为 9300 cm<sup>2</sup>/Vs, 两种样品经过 20 nm LPCVD-SiN<sub>x</sub> 钝化后, 二维电子气浓度实现了有效的恢复, 迁移率也达到了较为相同的水平。随着势垒层厚度的减薄, 2DEG 迁移率随温度变化的主要由 2DEG 迁移率与各种散射机制的迁移率有如下关系:

$$\mu^{-1} = \sum_i \mu_i^{-1} \quad (4.22)$$

110 K 下 5.5 nm 薄势垒样品的 2DEG 面密度约为  $1.17 \times 10^{12} \text{ cm}^{-2}$ , 18.5 nm 常规势垒样品的 2DEG 面密度约为  $9.40 \times 10^{12} \text{ cm}^{-2}$ , 室温下 LPCVD-SiN<sub>x</sub> 钝化实现了薄势垒样品 2DEG 密度和迁移率的有效恢复, 各种散射机制对于不同厚度势垒的影响程度以及 LPCVD-SiN<sub>x</sub> 钝化对迁移率的恢复如图 4.8 所示。极性光学波声子散射、声学波形变势散射、压电散射与晶格振动明显相关, 这几种散射机制随温度升高, 散射作用加剧。尤其是极性光学波声子散射随温度变化较为剧烈, 在低温时对于四种样品都有较弱的影响, 随着温度升高, 极性光学波声子散射变为最强的一种散射作用。晶体势场的周期性规律被晶格振动打乱, 产生了某种附

加的势，随着温度的升高，晶格振动加剧，对电子的散射作用变强。




图 4.8 不同散射机制影响下的 2DEG 迁移率随温度变化曲线。(a):5.5 nm 薄势垒未钝化样品 (b):5.5 nm 薄势垒钝化样品(c): 18.5 nm 常规势垒未钝化样品(d): 18.5 nm 常规势垒钝化样品。  
 $\mu_{RC}$ ,  $\mu_{ADO}$ ,  $\mu_{DIS}$ ,  $\mu_{DP}$ ,  $\mu_{IFR}$ ,  $\mu_{PE}$  and  $\mu_{POL}$  分别为远程界面电荷散射、合金无序散射、位错散射、声学波形变势散射、界面粗糙度散射、压电散射、极性光学波声子散射。

Figure 4.8 Simulated temperature dependence of the mobility of 2DEG with different scattering mechanisms. (a) unpassivated UTB-AlGaN/GaN heterostructures. (b) LPCVD-SiN<sub>x</sub> passivated UTB-AlGaN/GaN heterostructures. (c) unpassivated AlGaN (~18.5nm)/GaN heterostructures. (d) LPCVD-SiN<sub>x</sub> passivated AlGaN (~18.5nm)/GaN heterostructures.  $\mu_{RC}$ ,  $\mu_{ADO}$ ,  $\mu_{DIS}$ ,  $\mu_{DP}$ ,  $\mu_{IFR}$ ,  $\mu_{PE}$  and  $\mu_{POL}$  are the simulated mobility related to scattering effects of remote interface charges (RC), alloy disorder (ADO), dislocation (DIS), deformation-potential (DP), interface roughness (IFR), piezoelectric (PE), and polar optic phonon (POL).

对于未钝化的 5.5 nm 薄势垒样品，在低温和室温时 2DEG 迁移率的趋势和变化幅度主要由远程界面电荷散射所决定，另外三种样品表现为较弱的远程界面

电荷散射。远程界面电荷散射是在低温且较低 2DEG 浓度下的主要散射机制，它是一种弹性散射，是电子遭受到电离杂质的库伦场的作用而发生状态变化。随着 AlGaIn 势垒层的减薄，2DEG 浓度逐渐下降，远程界面电荷散射逐渐增强。通过 LPCVD-SiN<sub>x</sub> 钝化实现的界面电荷调制作用减弱了远程界面电荷散射，使得 2DEG 浓度和迁移率恢复到与常规势垒基本相等的水平。

#### 4.3 基于超薄势垒 AlGaIn/GaN 异质结构的背势垒研究

GaN 基器件随着源漏间距和栅长的减小，器件的击穿场强会减小，同时为了获得更高的阈值电压，我们考虑将背势垒结构引入我们上节研究的超薄势垒 AlGaIn/GaN 异质结构中，根据其他引入背势垒结构的文献研究，背势垒的引入可以减小二维电子气在沟道中的损耗，提高器件的击穿电压，但引入背势垒所用到的外延工艺可能会对 GaN 沟道层产生缺陷损伤，背势垒对器件动态特性的影响仍然需要进一步深入研究。

我们采用超薄势垒 5.5 nm 样品与低压化学气相沉积(LPCVD)生长的高热稳定性的 SiN<sub>x</sub> 钝化层结构，在其上制造了两种有无背势垒的结构。将 AlGaIn 背势垒结构应用于具有 40 nm AlGaIn 势垒厚度和相对较长的栅长器件（0.15 μm）的常规 AlGaIn / GaN HEMT。引入背势垒的结构虽然使得导通电阻  $R_{ON}$  有所升高，但背势垒的引入使得我们得到了更高的阈值电压和并没有太大退化的动态特性。有无背势垒的两种器件结构图如图 4.9 所示，其结构包含 2.2 μm 的 Al<sub>0.07</sub>Ga<sub>0.93</sub>N 缓冲层，有背势垒的结构由约 40 nm 的 Al 组分从 25%到 5%的渐变的 AlGaIn 背势垒层和 50 nm 的 GaN 沟道层组成，没有背势垒的结构只有一层厚度约为 90 nm 的 GaN 沟道层组成。




图 4.9 在硅衬底上的超薄势垒 (UTB) Al-GaN / GaN 异质结构上制造的两异质结构 (a) 没有背垒和 (b) 有背垒的增强模式 GaN HEMT 的横截面示意图

Figure 4.9 Cross-sectional schematic images of enhancement-mode GaN HEMTs of two heterostructures (a) without back barrier and (b) with back barrier fabricated on an ultrathin-barrier (UTB) AlGaIn/GaN heterostructure on Si substrates

器件栅源和栅漏距离分别为  $0.9\ \mu\text{m}$  和  $10.1\ \mu\text{m}$ , 器件栅长为  $0.8\ \mu\text{m}$ 。两种样品的接触电阻都为  $0.9\ \Omega \cdot \text{mm}$ 。有背势垒样品的方阻为  $610\ \Omega/\square$  对比没有背势垒的样品方阻为  $358\ \Omega/\square$ 。背势垒样品具有较低的 2DEG 浓度是因为背势垒的存在导致 GaN 导带的提升。

图 4.10 为两种样品的转移和输出特性曲线, 有背势垒的结构中在  $V_{\text{GS}}=2\text{V}$  时, 电流达到  $220\ \text{mA/mm}$ , 相比没有背势垒结构 ( $380\ \text{mA/mm}$  at  $V_{\text{GS}}=2\ \text{V}$ ) 约减小了 42%。背势垒样品有较小的漏极电流主要是因为沟道存在较低的 2DEG 浓度和更高的阈值电压。直流转移特性曲线显示在  $10\ \mu\text{A/mm}$  时, 有背势垒的样品的阈值电压达到  $+0.28\ \text{V}$ , 没有背势垒的样品阈值电压为  $-0.08\ \text{V}$ 。在 GaN/AlGaIn 界面处感应出的负极化电荷通过提高其导带界面高度来促进沟道中 2DEG 的耗尽, 从而产生更正的阈值电压。在  $V_{\text{GS}}=2\ \text{V}$  时没有背势垒结构的导通电阻  $R_{\text{ON}}$  为  $6.89\ \Omega \cdot \text{mm}$ , 有背势垒结构的导通电阻  $R_{\text{ON}}$  为  $11.6\ \Omega \cdot \text{mm}$ 。




图 4.10 有无 AlGaIn 背势垒的增强型 AlGaIn / GaN HEMT 的直流 (a) 输出 (b) 转移特性

Figure 4.10 Comparison of DC (a) output and (b) transfer characteristics of the fabricated enhancement-mode AlGaIn/GaN HEMTs with and without AlGaIn back barrier

脉冲 IV 测试显示背势垒引入不会使动态特性产生明显下降, 如图 4.11 所示, 在  $V_{DS}=1$  V 时, 有背势垒的坍塌电流比为 47%, 没有背势垒的坍塌电流比为 36%, 在  $V_{DS}=10$  V 时, 有背势垒的坍塌电流比为 9%, 没有背势垒的坍塌电流比为 13.5%。




图 4.11 有无 AlGaIn 背势垒的增强型 AlGaIn / GaN HEMT 的脉冲 IV 特性

 Figure 4.11 Pulse  $I_D$ - $V_{DS}$  characteristics of the fabricated E-mode AlGaIn/GaN HEMTs with and without AlGaIn back barrier

将 AlGaIn 背势垒引入超薄势垒 AlGaIn/GaN 异质结构, 阈值电压从 -0.08 V 增加至 +0.28 V, 脉冲 IV 测试表明背势垒的引入对动态特性的影响不大, 目前关于背势垒引入所用到的外延工艺还需要进一步探讨研究以尽可能的提高背势垒

与 GaN 沟道层的晶格匹配程度。

#### 4.4 基于超薄势垒 AlGaN/GaN 异质结构的增强型(MIS)-HEMT 研究

如图 4.12 所示借助 LPCVD-SiN<sub>x</sub> 界面电荷调制层, 在硅基超薄势垒 UTB-AlGaN(5.5 nm)/ GaN 异质结构上制造了增强型 HEMT 和 MIS-HEMT。两种器件在 4 英寸硅基衬底上制造, 超薄 AlGaN 势垒包含~1 nm 的 GaN 帽层, 3.5 nm 的 Al<sub>0.25</sub>Ga<sub>0.75</sub>N 势垒层和 1 nm 的 AlN 插入层组成, 在进行 LPCVD-SiN<sub>x</sub> 沉积之前, 首先通过标准 RCA 处理来清洗样品, 然后立即将处理过的晶圆转移至 LPCVD 腔室内避免二次污染, 使用 NH<sub>3</sub> 和 SiH<sub>2</sub>Cl<sub>2</sub> 作为反应气体在 780 °C 条件下生长 20 nm SiN<sub>x</sub>, 生长压力为 300 mTorr。通过光刻定义欧姆区域, 源漏欧姆上方的 LPCVD-SiN<sub>x</sub> 钝化经过 CHF<sub>3</sub>/SF<sub>6</sub> 等离子体 ICP 刻蚀, 在源漏区域沉积 Ti/Al/Ni/Au 金属, 接着在 N<sub>2</sub> 氛围下进行 850 °C 高温退火形成欧姆接触, 然后再进行剥离工艺。对于 HEMT 的肖特基栅极 Ni/Au 采用与欧姆接触相同的方式沉积。通过在 400° C 下进行栅后退火来改善器件的热稳定性。在 MIS-HEMT 器件中, 采用 20 nm 原子层沉积 (ALD) 的 Al<sub>2</sub>O<sub>3</sub> 介质作为 MIS-HEMT 的绝缘栅介质。ALD-Al<sub>2</sub>O<sub>3</sub> 在氧气氛围下 450 °C 退火 20 分钟, 以进一步减少绝缘栅介质中的缺陷态[45]。ALD 生长的 Al<sub>2</sub>O<sub>3</sub> 介质中会产生大量的 Al-Al 和 Al-O-H 等缺陷分析其原因是 Al 源和 H<sub>2</sub>O 源反应不充分, 介质中因 Al-Al 和 Al-O-H 等缺陷产生的正电荷引起阈值电压向左移动, 阻碍了增强型的形成。故 ALD 中的 O 源采用活性较强的 O<sub>3</sub> 取代 H<sub>2</sub>O, 使得 ALD 中 TMA 能被充分反应, 实现了提供无损氧化反应源[57]。




图 4.12 基于超薄势垒 UTB-AlGaN/GaN 异质结构制造的增强型 HEMTs 和 MIS-HEMTs 的器件结构图

**Figure 4.12 Schematic structure of E-mode HEMTs and MIS-HEMTs devices fabricated on UTB-AlGa<sub>N</sub>/Ga<sub>N</sub> heterostructures**

图 4.13 和图 4.14 分别为增强型 AlGa<sub>N</sub>(~5.5 nm)/Ga<sub>N</sub> HEMTs 和 MIS-HEMTs 直流输出和转移特性。尽管由于肖特基栅中的隧穿电流而导致产生较大的栅极漏电[41]，但在 HEMT 中仍可以实现较低的导通电阻  $R_{ON}$  为  $8 \Omega \cdot \text{mm}$ ，如图 4.13(a) 所示。在  $I_D = 10 \mu\text{A}/\text{mm}$  条件下，阈值电压的值为  $0 \text{ V}$ ，跨导峰值  $G_M$  为  $266 \text{ mS}/\text{mm}$ ，如图 4.13(b) 所示。对于 MIS-HEMT 由于  $\text{O}_3\text{-Al}_2\text{O}_3$  实现了有效的栅极漏电抑制[58]，导通电阻在  $V_{GS} = 12 \text{ V}$  时  $R_{ON}$  减小到  $7.4 \Omega \cdot \text{mm}$ ，同时得到阈值电压  $V_{TH}$  为  $0.9 \text{ V}$ ， $84 \text{ mV}/\text{dec}$  的陡峭的亚阈值摆幅，超过  $10^{10}$  的高开态/关态电流比。




图 4.13 增强型超薄势垒 UTB-AlGa<sub>N</sub>(~5.5 nm)/Ga<sub>N</sub> HEMTs ( $L_{GS}/L_G/L_{GD}/W_G$  of  $1/1/10/100 \mu\text{m}$ ) 直流 I-V 特性曲线。(a) 直流输出特性曲线。(b) 在  $V_{DS} = 10 \text{ V}$  下的转移特性曲线

**Figure 4.13 DC I-V characteristics of the fabricated E-mode UTB-AlGa<sub>N</sub>(~5.5 nm)/Ga<sub>N</sub> HEMTs ( $L_{GS}/L_G/L_{GD}/W_G$  of  $1/1/10/100 \mu\text{m}$ ). (a) Output characteristics of the DC. (b) Transfer characteristics of the DC at  $V_{DS} = 10 \text{ V}$**




图 4.14 增强型超薄势垒  $\text{Al}_2\text{O}_3/\text{UTB-AlGaIn}(\sim 5.5 \text{ nm})/\text{GaN}$  MIS-HEMTs ( $L_{\text{GS}}/L_{\text{G}}/L_{\text{GD}}/W_{\text{G}}$  of 1/1/10/100  $\mu\text{m}$ ) 直流特性。(a) 直流输出特性曲线。(b) 转移输出特性曲线。

Figure 4.14 DC I-V characteristics of the fabricated E-mode  $\text{Al}_2\text{O}_3/\text{UTB-AlGaIn}(\sim 5.5 \text{ nm})/\text{GaN}$  MIS-HEMTs ( $L_{\text{GS}}/L_{\text{G}}/L_{\text{GD}}/W_{\text{G}}$  of 1/1/10/100  $\mu\text{m}$ ). (a) Output characteristics of the DC. (b) Transfer characteristics of the DC at  $V_{\text{DS}} = 1 \text{ V}$ , 10 V

HEMTs 的关态漏电主要由击穿前的栅极漏电所决定 (如图 4.15), 击穿电压  $V_{\text{BD}}$  为 538 V. 而对于 MIS-HEMT, 由于  $\text{O}_3\text{-Al}_2\text{O}_3$  有效地抑制了栅极泄漏, 在  $V_{\text{GS}}=12 \text{ V}$  时  $R_{\text{ON}}$  进一步降低到  $7.4 \Omega \cdot \text{mm}$ . 同时实现 0.9 V 的高  $V_{\text{TH}}$ , 84 mV/dec 的陡峭亚阈值斜率 (SS) 和  $10^{10}$  以上的高 ON/OFF 电流比。在衬底接地的情况下, MIS-HEMT 的  $V_{\text{BD}}$  在  $10 \mu\text{A/mm}$  下达到 632 V, (如图 4.16) 这是两个隔离的欧姆区域 (衬底浮空) 测量值的一半。




图 4.15 超薄势垒 AlGaIn/GaN 异质结构 E-mode HEMTs 关态击穿特性

Figure 4.15 Off-state breakdown characteristics of E-mode HEMTs on UTB-AlGaIn/GaN heterostructures




图 4.16 超薄势垒 AlGaIn/GaN 异质结构 E-mode MIS-HEMTs 关态击穿特性

Figure 4.16 Off-state breakdown characteristics of E-mode MIS-HEMTs on UTB-AlGaIn/GaN heterostructures

## 第五章 总结与展望

GaN 材料自身拥有自发极化的效应,这使得在 AlGaIn/GaN 界面处存在高密度的二维电子气(2DEG),HEMT 器件的 2DEG 沟道在不加偏压情况下自然存在,为耗尽型器件,这毫无疑问会大大增加器件损耗,对电路的安全工作和可靠性都大打折扣。实现增强型必要条件之一就是要耗尽沟道内的 2DEG,实现栅极下方沟道的夹断,在保持栅源和栅漏高浓度 2DEG 的同时还要在不加偏压情况下实现开关常关状态。因此本文着重研究实现增强型中的薄势垒 AlGaIn/GaN 异质结构,本文从物理机制上研究了具有  $\text{SiN}_x$  钝化层的薄势垒 AlGaIn/GaN 异质结构的二维电子气恢复机制和基于薄势垒结构的增强型 MIS-HEMT 器件制造。

介绍了宽禁带半导体发展现状与研究背景和意义,进一步介绍了 AlGaIn/GaN 异质结构发展情况和研究现状,重点介绍了凹栅槽结构与薄势垒发展现状,从物理机制、器件结构、工艺改进等几个角度对现阶段凹栅槽与薄势垒增强型器件发展现状进行讨论。详细介绍了 GaN 材料的晶体结构特性,讨论了 (Al)GaN 材料的极化特性与 2DEG 形成的机理分析。介绍一些 GaN HEMT 关键工艺,包括晶圆表面清洗工艺、源漏金属电极制造、器件隔离、绝缘介质沉积、栅槽刻蚀、栅金属电极以及互联金属等。介绍了评估欧姆接触质量的传输线模型 (Transmission Line Model, TLM)。进一步介绍了低损伤高温干法刻蚀工艺。

研究了具有  $\text{SiN}_x$  钝化层的薄势垒 AlGaIn/GaN 异质结构的二维电子气恢复机制和基于薄势垒结构的增强型 MIS-HEMT 器件制造。通过霍尔效应表征 (Hall-effect characterization),扫描开尔文探针显微镜(SKPM),以及薛定谔泊松方程自洽解 (self-consistent Poisson-Schrödinger calculations),研究了 LPCVD- $\text{SiN}_x$ /GaN 界面处固定正电荷与薄势垒 AlGaIn/GaN 异质结构二维电子气 (2DEG)之间的物理机制。通过扫描开尔文探针显微镜(SKPM)观察表明,随着 AlGaIn 势垒层厚度从 18.5 nm 减小到 5.5 nm, AlGaIn/GaN 异质结构的表面势几乎保持不变(1.08 eV),这种现象的出现很可能源自于表面钉扎效应。通过霍尔效应测量确定,随着势垒层厚度的减小,二维电子气从  $9.60 \times 10^{12} \text{ cm}^{-2}$  显著耗尽到  $1.53 \times 10^{12} \text{ cm}^{-2}$ ,形成了常关(normally OFF)的 2DEG 沟道。根据薛定谔泊松方程自洽解 (self-consistent Poisson-Schrödinger calculations)和仿真分析,证实了

AlGaIn/GaN 异质结构上的 20 nm LPCVD-SiN<sub>x</sub> 钝化层诱导出约  $3.50 \times 10^{13} \text{ cm}^{-2}$  固定正电荷。将 LPCVD-SiN<sub>x</sub> 钝化技术与超薄势垒 AlGaIn / GaN 异质结构相结合, 制造了增强型 GaN 基功率 HEMT 和 MIS-HEMT 器件。在 HEMT 器件中实现了较低的导通电阻  $R_{\text{ON}}$  为  $8 \Omega \cdot \text{mm}$ 。在  $I_D = 10 \mu\text{A}/\text{mm}$  条件下, 阈值电压的值为 0 V, 跨导峰值  $G_M$  为 266 mS/mm。对于 MIS-HEMT, 导通电阻在  $V_{\text{GS}} = 12 \text{ V}$  时  $R_{\text{ON}}$  减小到  $7.4 \Omega \cdot \text{mm}$ , 同时得到阈值电压达到  $V_{\text{TH}}$  为 0.9 V, 亚阈值摆幅为 84 mV/dec, 超过  $10^{10}$  的高开态/关态电流比。

本论文实验中, 最终得到了具有对后续工作有指导意义的结论, 完成了基于超薄势垒 AlGaIn/GaN 异质结构, 利用 LPCVD 生长的 SiN<sub>x</sub> 来实现界面电荷调控的目标。同时也存在一些问题还需进一步完善改进, 接下来还需要进一步探究基于超薄势垒的 AlGaIn/GaN 异质结构, 引入 AlGaIn 背势垒对阈值电压及相关直流特性以及引入背势垒对器件动态特性的影响。