

密级: _____



中国科学院大学
University of Chinese Academy of Sciences

硕士学位论文

应用于 MEMS 谐振器的跨阻放大器设计及实现

作者姓名: _____ 谢 勇 _____

指导教师: _____ 阎跃鹏 研究员 _____

_____ 中国科学院微电子研究所 _____

学位类别: _____ 工学硕士 _____

学科专业: _____ 微电子学与固体电子学 _____

培养单位: _____ 中国科学院微电子研究所 _____

2016 年 5 月

Design and Implementation of a Transimpedance Amplifier
for Disc-Like MEMS Oscillators

By

Yong Xie

A Dissertation Submitted to
The University of Chinese Academy of Sciences
In partial fulfillment of the requirement
For the degree of
Master of Microelectronics and Solid State Electronics

Institution of Microelectronics of Chinese Academic of Sciences
May, 2016

关于学位论文使用权声明

任何收存和保管本论文各种版本的单位和个人，未经著作权人授权，不得将本论文转借他人并复印、抄录、拍照、或以任何方式传播。否则，引起有碍著作权人著作权益之问题，将可能承担法律责任。

.....

关于学位论文使用授权的说明

本人完全了解中国科学院微电子研究所有关保存、使用学位论文的规定，即：中国科学院微电子研究所有权保留学位论文的副本，允许该论文被查阅；中国科学院微电子研究所可以公布该论文的全部或部分内容，可以采用影印、缩印或其他复制手段保存该论文。

(涉密的学位论文在解密后应遵守此规定)

签名: 谢 廉 导师签名: 陈永海 日期: 2016.5.31

关于学位论文原创性声明

本人郑重声明：所呈交的学位论文是本人在导师指导下，独立进行研究工作所取得的成果。尽我所知，除文中已经注明引用的内容外，本学位论文的研究成果不包含任何他人享有著作权的内容。对本论文所涉及的研究工作做出贡献的其他个人和集体，均已在文中以明确方式标明。

签名: 谢 廉 导师签名: 陈永海 日期: 2016.5.31

摘要

高 Q 值、高谐振频率的微机械（Micro-Electro-Mechanical Systems, MEMS）圆盘谐振器具有尺寸小、成本低、与 CMOS 工艺兼容性的特点，已成为一种潜在取代石英和陶瓷晶振的小型化电子系统。高集成度的 MEMS 振荡器芯片是未来无线通信系统发展的必然趋势。本论文基于国家自然科学基金重点项目（集成化高性能微纳机电射频谐振器件研究）对 MEMS 谐振器驱动芯片展开研究，采用 TSMC 0.18um RF CMOS 工艺实现了一款用于驱动 MEMS 圆盘谐振器的高增益、低噪声和低功耗跨阻放大器（Transimpedance Amplifier, TIA）。芯片面积为 $1538\mu\text{m} \times 680\mu\text{m}$ 。

本论文主要工作及贡献有：

- 1) 完成了跨阻放大器芯片电路设计、版图设计和测试。
- 2) 针对 MEMS 振荡器芯片的低功耗要求，设计了一款高增益、低噪声和低功耗跨阻放大器。提出了一种新型的宽带电流放大和 Cherry-Hooper 反相电压放大单元电路结构。
- 3) 设计了一款 TIA 的偏置电路，能抵抗 PTAT 电流和偏置电压 VB3 在工艺制造上以及随温度变化的微小误差，利于芯片的调试。
- 4) TIA 采用的跨阻增益及等效输入参考噪声电流谱密度测试方法，相比于业界其他论文使用的时域测试方法，稳定，可靠，非常实用。

芯片的测试结果表明，该 TIA 在 300KHz 到 100MHz 范围内跨阻增益高达 $73\text{dB}\Omega$ ， -3dB 带宽 163MHz，控制码 BPX<3:0>为 0101，BPC<3:0>为 1000 时，电路总静态电流为 12mA，折算功耗为 21.6mW。163MHz 处的等效输入参考噪声电流谱密度低至 $14\text{pA}/\sqrt{\text{Hz}}$ ，芯片面积（包括所有 PAD）为 $1538\mu\text{m} \times 680\mu\text{m}$ 。

关键词： 无线通信系统，MEMS 圆盘谐振器，跨阻放大器，0.18um RF CMOS，等效输入参考噪声电流谱密度

Abstract

With small chip area, low cost and good compatibility with CMOS process, high-Q and high-oscillation-frequency Disc-Like MEMS (Micro-Electro-Mechanical Systems) resonator has become a promising substitute for quartz and ceramics crystal oscillator. It is definitely the future developing trend to use highly integrated MEMS resonator chips in wireless communication systems. In this work, a research is carried out on the drive chip of the MEMS resonator based on the key research project, the research of high-performance integrated MEMS RF resonator, which is supported by National Natural Science Foundation, and a high-gain, low-noise, and low-power trans-impedance amplifier (TIA) for Disc-Like MEMS resonator is implemented with TSMC 0.18 μ m CMOS process. The die area is 1538 μ m \times 680 μ m.

The main contributions of this dissertation are as follows:

1. The circuit and layout design of the TIA chip is accomplished. Afterwards, the test of the chip is also carried out.
2. A high-gain, low-noise and low-power TIA is proposed to meet the low-power requirement of MEMS resonator. Meanwhile, an improved broadband current pre-amplifier and a new type of Cherry-Hooper amplifier are also proposed in this work.
3. The bias circuit of the TIA is designed and modified to be able to compensate for the tiny error of PTAT current and bias voltage VB3, which can be influenced by manufacturing process and temperature variation.
4. The TIA chip is tested with the trans-impedance method as well as the equivalent reference input noise current spectral density method, which is more stable, reliable and practical than the time-domain method used in other similar researches.

The test results indicate that the TIA achieves a trans-impedance gain of 73dB Ω in frequency range from 300 kHz to 100MHz, with a -3dB bandwidth of 163MHz. When the control code BPX<3:0> is 0101 and BPC<3:0> is 1000, the overall static current is 12mA,

contributing to a power dissipation of 21.6mW. The equivalent input noise current density is only $14\text{pA}/\sqrt{\text{Hz}}$ at the frequency of 163MHz. The overall chip area, including all the pads, is $1538\mu\text{m}\times680\mu\text{m}$.

KEY WORDS : Wireless Communication System, Disc-Like MEMS Resonator, Trans-impedance Amplifier, 0.18um RF CMOS, equivalent input noise current spectral density

目 录

摘要	I
Abstract.....	III
目录	V
第 1 章 绪 论	1
1.1 研究背景	1
1.2 研究现状和趋势	3
1.3 论文意义和组织结构	4
第 2 章 MEMS 圆盘谐振器的系统设计	7
2.1 MEMS 圆盘谐振器机械结构及建模	7
2.1.1 MEMS 圆盘谐振器机械结构及工作原理	7
2.1.2 MEMS 圆盘谐振器等效机械参数	8
2.1.3 MEMS 圆盘谐振器的等效电学参数及建模	8
2.2 MEMS 圆盘谐振器系统指标	11
2.3 本章小结	13
第 3 章 TIA 电路结构及指标分析	15
3.1 TIA 工作原理及基本指标	15
3.2 TIA 电路结构分析	17
3.2.1 开环共栅结构	17
3.2.2 调节式共源共栅结构	22
3.2.3 直流耦合共栅结构	25
3.2.4 闭环电压-电流反馈结构	26
3.2.5 差分结构	32
3.3 带宽增强技术	33
3.4 本章小结	35
第 4 章 TIA 的设计与实现	37

4.1 性能设计要求	37
4.2 带阻抗负反馈的宽带电流放大器设计	37
4.3 改进型 Cherry-Hooper 反相电压放大器设计	40
4.4 输出缓冲器设计	43
4.5 基准及偏置电路设计	43
4.5.1 传统的基准偏置电路	44
4.5.2 本文采用的基准偏置	45
4.6 TIA 整体电路设计	47
4.7 本章小结	50
第 5 章 版图设计与仿真测试结果	51
5.1 版图设计	51
5.2 TIA 的后仿真结果	52
5.3 TIA 的测试结果	54
5.4 本章小结	60
第 6 章 总结与展望	61

第1章 绪论

1.1 研究背景

随着电子工业的发展，高度集成化、小型化、高频率、低功耗是未来无线通信系统发展的必然趋势。射频收发组件是无线通信系统的核心结构，其小型化的关键技术瓶颈是振荡器（oscillator），其广泛应用于时间基准和滤波器模块^[1-2]。目前，绝大部分高性能电子系统的计时都是由石英晶体提供的。但是，随着IC的尺寸越来越小，由于不是采用硅材料，不能与IC同一芯片集成，只能作为片外组元，阻碍了整个系统的微型化，而且增加集成成本。近年来崭露头角的MEMS(微电子机械系统)振荡器不仅具有高频高Q(>10³)，而且其制造工艺与IC技术兼容，可实现微纳谐振器件与IC电路的同一芯片集成，利于整个系统的微型化，其市场已经初具规模^[3]。MEMS振荡器广泛应用于网络通讯、存储-电脑、消费类以及工业类电子产品^[4]，如图1-1所示。




图1—1 MEMS 振荡器的应用

MEMS振荡器与传统石英晶振比较具有如下优势：体积小；功耗低(几毫安)、启动速度快(几毫秒)、精度高(10ppm以下)；高频高Q，可实现与现有石英晶振的PIN-TO-PIN引脚兼容；可采用从1.8V至3.3V的多种电压，全面覆盖现有电子

产品的输出电压规格。这些显著优势可以满足通讯射频领域的各项需求，因此它在市场上极具竞争力。如图1-2所示，据业界预测，MEMS振荡器正以120%的年增长率(在某些地方是该增长率的四倍)逐渐取代石英晶体振荡器^[5]。



图 1—2 MEMS 振荡器取代石英晶振趋势




图 1—3 温补 MEMS 谐振器电路

在 MEMS 振荡器领域，美国一家专注于 MEMS 时钟产品设计的半导体公司 SiTime 处于领先地位。其解决了硅振荡器的技术难题，并在很低的成本下实现了产品化。如图 1-3 所示，为 SiTime 公司推出的带有温度补偿和可编程频率输出的 MEMS 谐振器电路结构。其高稳定性的频率输出可以直接应用于射频前端电路中的本振部分。除此之外，美国另一家 Discera 公司同样专注于 MEMS 时钟产品。SiTime 公司和 Discera 公司的产品均具有尺寸小、稳定性好、可编程、支持频率范围广、带有温度补偿、可靠性和鲁棒性都非常好等优点。同时，半导体定制时钟解决方案领先供应商 Silicon Clocks 已经开发出一种完全无源（零功率，无专门的电子电路）的机械温度补偿方法，极大简化振荡器的设计，降低功耗、缩小电路尺寸，使得石英晶振失去了竞争力^[6]。它们凭借着 80% 的市场份额和超过 1.5 亿片器件的出货量，正在推动全硅时钟技术在电子工业中的全面普及^[5,7,8]。

国内 MEMS 技术处于起步阶段，尤其硅振荡器产品，基本没有企业生产。目前，中芯国际有 MEMS 相关产品的封装能力，是国内最大的半导体加工企业。因此，打造本土设计制造紧密结合的产业链提供更具性价比的产品，才能在 MEMS 产业中赢得一席之地。

1.2 研究现状和趋势

如图1-4所示，MEMS圆盘振荡器采用闭环驱动，依靠环境噪声在该结构的固有谐振频率处自激振荡。作为闭环驱动电路的关键部分，TIA性能影响着整个谐振器稳定性。针对MEMS振荡器如此优越的前景，并结合IEEE发表论文情况来看，学术界对应用于MEMS谐振器的TIA进行了深入的研究。各种各样的TIA论文如表1-1所示。




图 1-4 应用于 MEMS 圆盘振荡器的 TIA 示意图

表 1-1 应用于 MEMS 谐振器的 TIA 论文

参 考 文 献	增 益 (dB Ω)	带 宽 (MHz)	C_{in} (PF)	电 源 电压	P_{DC} (mw)	等效输入噪声电流密度 (pA/ \sqrt{Hz})
[9]	76	2500	0.5	1.8	7.2	<10 (0.1-1GHz)
[10]	99	280	2.0	1.5	1.57	空缺 (后仿结果)
[11]	78	200	1.5	±1.65	0.78	空缺
[12]	82	2400	空缺	1.8	19.5	19 (@1GHz) 36 (@2.4GHz)
[13]	58	950	0.5	5	85	6.3
[14]	61	7200	0.25	1.8	70.2	8.2

从以上调研可知，应用于 MEMS 谐振器的 TIA 基本采用 CMOS 工艺。第一篇文章虽然各个指标均被满足，但是输入电容值 C_{in} 比较小；第二篇文章只是后仿真结果，同时未给出确切的等效输入噪声电流密度；第三篇采用了自动增益控制电路（ALC），电源电压采用的是正负电源；第四篇文章未给出输入电容值 C_{in} ；第五篇文章采用互相调节的共源共栅（Regulated Cascode, RGC）输入级结构，以降低 TIA 输入阻抗拓展带宽，而增益随之减小，不满足设计要求；第六篇文章采用级联方式获得高增益带宽的 TIA 结构，消耗了较大的功耗。因为以上论文中 TIA 不适合本课题的设计指标需要，所以定制一款符合课题要求的高性能 TIA 具有重要意义。

1.3 论文意义和组织结构

本文以应用于中国科学院半导体研究所研制高频/射频微纳谐振子的 TIA 为实现目标，论文共分为六章，各章内容安排如下：

第一章，绪论部分，简要介绍论文研究的背景、国内外 MEMS 谐振子的发展现状和趋势，并指出了研究的意义。

第二章，MEMS 圆盘谐振器系统设计方案。主要阐述 MEMS 圆盘谐振器机械结构、谐振工作原理、物理参数和 ADS 建模拟合出的电气参数。为后续选择整体 MEMS 圆盘谐振器系统架构奠定了理论基础，提供了电路设计的电气参数标准。

第三章，TIA 的电路结构及指标分析。该章节首先分析了 TIA 一些关键性能指标，包括 TIA 的噪声、带宽、增益、动态范围以及输出电阻，阐述了影响这些性能指标的因素。其次，对比了几种开环共栅、闭环电压-电流反馈和差分结构的 TIA 实现方法以及各指标之间的折中性能。最后，介绍了增加带宽的高性能技术。

第四章，应用于 MEMS 圆盘谐振器 TIA 的设计。该章节为本论文的重点。针对 MEMS 振荡器芯片的低功耗要求，提出了一种新型的宽带电流放大和 Cherry-Hooper 反相电压放大单元电路结构，设计了一款高增益、低噪声和低功耗跨阻放大器。其次，介绍了基准及偏置电路的设计。

第五章，TIA 的版图、仿真及测试。首先介绍了整个版图设计技术，TIA

的后仿真结果。然后，介绍了跨阻放大器的测试理论及实际测试平台。最后，给出了跨阻放大器的增益、带宽、噪声及功耗等指标的测试结果，测试结果和仿真结果吻合良好。

第六章，总结和展望。

第2章 MEMS圆盘谐振器的系统设计

本章对 MEMS 圆盘谐振器系统关键性能指标进行了分析，阐述了 MEMS 圆盘谐振器机械结构、谐振工作原理、物理参数和 ADS 建模拟合出的电气参数。最后分析 MEMS 圆盘谐振器系统特点并确定其架构。

2.1 MEMS圆盘谐振器机械结构及建模

2.1.1 MEMS圆盘谐振器机械结构及工作原理

本论文工作是在中国科学院半导体研究所研制的 MEMS 圆盘谐振器基础上开展的，项目组针对的是径向振动模态圆盘谐振器。其机械结构及工作原理如下图 2-1 所示：




图 2—1 圆盘谐振器的基本结构和工作原理

MEMS 圆盘谐振器由一个由悬梁臂支撑的圆盘和两个悬浮电极组成，直流偏置加在悬梁臂电极上。当在圆盘上施加直流电压 V_p ，在输入电极上施加交流电压 v_i 时，电容产生的静电力作用在圆盘的径向方向。由于圆盘谐振器的锚点设置在圆盘中心，工作时只受到侧面的沿径向方向的静电力驱动，而没有垂直方向的力，此时圆盘谐振器只能激发出面内振动模态表现在径向方向作来回振动，只要 Q 值够高，那么它会一直维持一个这样的振荡状态。当输入电压的频

率与圆盘的谐振频率相同时，圆盘沿着径向伸缩振动，并且振幅最大。通过检测流过电容的电流值就可以得到一个恒定频率的正弦电信号。

2.1.2 MEMS 圆盘谐振器等效机械参数

MEMS 圆盘谐振器的谐振频率主要由机械结构材料（硅）和圆盘半径 R 决定。一般而言，圆盘式谐振器的厚度与半径相比很小，厚度的变化几乎不会使谐振频率发生改变。

对于本文的圆盘谐振系统而言，其可以由集总元件构成的等效力学模型表示，如图 2-2 所示。这种模型可以看作是一个质量块通过弹簧和阻尼元件（电容）连接到一个固定底座上^[15]。谐振时，质量块沿着 r 方向作简谐运动。一般




图 2-2 圆盘谐振器的集总等效力学模型

情况下，该谐振器的 Q 值是很难通过理论计算得到的，所以阻尼元件 C_{re} （电容）的值通常取决于经验值。

图 2-2 所示的等效模型的主要输出变量是等效质量块 m_{re} 的位移，对于圆盘来讲，其等效为盘上每个质点沿着半径方向的径向位移。

2.1.3 MEMS 圆盘谐振器的等效电学参数及建模

通常，MEMS 圆盘谐振器的机械模型可以进行机电等效转化为电学模型。公式（2-1）是谐振器力平衡系统方程，公式（2-2）是 RLC 串联谐振电路的状态方程。由于两式的形式一致，只要将参数进行变换就可以把机械模型等效成电学模型。

$$\frac{M}{K} \frac{d^2x}{dt^2} + \frac{D}{K} \frac{dx}{dt} + x = 0 \quad (2-1)$$

$$LC \frac{d^2u}{dt^2} + RC \frac{du}{dt} + u = 0 \quad (2-2)$$

式(2-1)中: M为系统等效质量, D为阻尼系数, K为等效弹性系数, x为位移。式(2-2)中: L为电感, C为电容, R为电阻, u为电压。




图 2-3 圆盘谐振器的等效 RLC 电路模型

图 2-3 为圆盘谐振器的等效 RLC 电路模型, 其中动态参数 R_x 、 C_x 和 L_x 决定了谐振器的性能。其中, $C_x = \frac{\eta_{el}\eta_{e2}}{k_{re}}$, $L_x = \frac{m_{re}}{\eta_{el}\eta_{e2}}$, $R_x = \frac{c_{re}}{\eta_{el}\eta_{e2}}$, C_0 为电极和圆盘之间的静态电容^[16]。

根据前文给出的各个参数值以及圆盘谐振器的等效 RLC 电路模型, 当圆盘谐振器的材料和尺寸固定时, 我们就可以计算出谐振器的等效电阻 R_x 、电容 C_x 和电感 L_x 等参数, 把这几个参数代入等效 RLC 电路模型中, 就可以从理论上具体分析谐振器的电学特性。中科院半导体所演算的理论设计值为: $L_x=1.26H$, $C_x=1aF$, $R_x=140k\Omega$ 。演算值的精确度由工艺制造偏差、演算公式的精准性决定, 理论值和实际值肯定会有偏差。为了验证演算值, 获得更加精准的实际测量值以指导电路的设计, 采用矢量网络分析仪 (PNA Agilent E8363B) 直接测量 MEMS 圆盘谐振器得到 s2p 文件, 导入 Agilent's ADS 软件搭建 S 参数测试平台, 即可得到谐振器的插入损耗值^[17]。MEMS 圆盘谐振器的寄生电容 C_0 来自电极和衬底之间, 包括极间电容和覆盖电容两部分。极间电容的值为: 158fF ($2\mu m SiO_2 + 0.8\mu m Si_3N_4$, 电极面积 $100\mu m * 100\mu m$); 覆盖电容的值为: 35.7fF, 因此总的寄生电容约为 194fF, 所以取拟合值为 200fF。如图 2-4 所示为圆盘谐振器等效 RLC 电路的 Agilent's ADS 建模模拟平台。其拟合结果

如图 2-5 所示。




图 2-4 圆盘谐振器等效 RLC 电路的 Agilent's ADS 建模拟合平台




图 2-5 圆盘谐振器等效 RLC 电路的 Agilent's ADS 建模拟合结果

其中：红线为矢量网络分析仪（PNA Agilent E8363B）直接测试 MEMS 圆盘谐振器的插入损耗值 S_{21} 。蓝线为圆盘谐振器等效 RLC 电路的 Agilent's ADS 建模拟合出插入损耗值 S_{21} 。红线和蓝线在谐振频率 149.3MHz 处拟合良好，此时得到指导电路设计的参数：损耗电阻 R_x 为 $400K\Omega$ ，电感 L_x 为 $1.136H$ ，电容 C_x 为 $1aF$ 。

2.2 MEMS圆盘谐振器系统指标

图 2-6 为 MEMS 圆盘谐振器的闭环驱动电路简图。其中，MEMS 谐振器由等效的串联的 LCR 电路代替。由 L_x (1.36H)、 C_x (1aF) 决定的谐振频率为 149.3MHz，损耗电阻 R_x 的值在 $K\Omega$ 级。跨阻放大器的输入和输出电阻都比较小，接近 50 欧姆。谐振器起振需要满足巴克豪森准则，即谐振频率处的开环增益大于 1 (0dB) 和环路相位为零度。下面详细分析维持振荡所需的条件^[11]：




图 2-6 MEMS 圆盘谐振器的闭环驱动电路简图

1) TIA 的跨阻增益需满足以下条件：

$$R_{amp} \geq R_x + R_i + R_o = R_{tot} \quad (2-3)$$

其中， R_{tot} 是整个振荡回路中消耗功耗的总电阻值。整个电路的闭环增益为 $A_t = (R_{amp}/R_{tot})$ ，其值必须大于 1。为了抵抗工艺角的影响，闭环增益可以设计为 3 或者更大，以保证起振。

2) 整个闭环正反馈的总相移必须为 0 度。理想情况下，从整个闭环环路中跨阻放大器的输入到输出，MEMS 谐振器的输入到输出都应该具有 0 度的相移。实际上，TIA 会存在有限的相移。为了确保环路相移为 0 度，TIA 的带宽可设计为 MEMS 谐振器频率的 10 倍。

当振荡条件满足后，随着振荡幅度的建立，TIA 的跨阻增益 R_{amp} 随之减小或者 R_{tot} 增加，直到环路增益等于 1。此时，整个环路的输出振荡幅度不变，环路自生的非线性以维持振荡的稳定性。与晶体振荡器不同的是：晶振幅度的稳定性是通过放大器的非线性维持，基于不带自动增益控制技术的 MEMS 谐振

器的振荡器振荡幅度的稳定性是通过 MEMS 谐振子的非线性维持。

如图 2-6 所示信号输出的功率-时间图, 当振荡器保持稳定振荡时, 其输出端输出一个频率为 f_o 的正弦波。输出信号的频域波形接近一个 delta 函数。从频域的角度, 该系统可以看作一个 Q 值很高的窄带滤波器滤除噪声的模型。实际上, 功率-时间图上相邻边带的功率被称作不必要的噪声。若振荡器的振幅恒定, 则主要的幅度噪声被去除, 剩下总噪声功率的一半则为相位噪声。

对于用于无线通信的参考振荡器来说, 载波附近和远处的相噪都是有害的。值得注意的是, 载波附近的相噪是直接加在系统带宽内的噪声系数上。远处的相噪则破坏了接收机衰减相邻信道干扰的能力。

为了衡量整个系统的相位噪声, 可以将整个系统建模为一个 Q 值很高的窄带滤波器。整个系统的相位噪声有类似 Leeson 公式的表达式为^[11]:

$$L\{f_m\} = \frac{2kT(1 + F_{Ramp})}{P_o} \cdot \left(\frac{R_{tot}}{R_x}\right) \cdot \left[1 + \left(\frac{f_o}{2Q_l \cdot f_m}\right)^2\right] \quad (2-4)$$

式中, k 为玻尔兹曼常数, F_{Ramp} 为跨阻放大器的噪声系数, Q_l 为负载的品质因数 Q 值, 其表达式如下:

$$Q_l = \frac{R_x}{R_x + R_i + R_o} Q = \frac{R_x}{R_{tot}} Q \quad (2-5)$$

同时, 振荡器信号的输出功率为:

$$P_o = (1/2)i_o^2 R_{tot} \quad (2-6)$$

从式 (2-4) 可知, 两个常见的方法用来减小相位噪声: 1) 增加 MEMS 谐振器负载品质因数 Q_l ; 2) 增加振荡器信号的输出功率 P_o 。当增加品质因数 Q_l 时, 会减小载波附近的相位噪声; 当增加振荡器信号的输出功率 P_o 时, 会减小载波远处的相位噪声。其中来自反馈环路以外的噪声很小, 主要噪声来源于 MEMS 谐振器的谐振回路元件。

2.3 本章小结

本章从介绍 MEMS 谐振器的机械结构和工作原理出发，然后阐述其等效电学模型的由来，再通过 Agilent's ADS 软件建模模拟出指导电路设计的参数：损耗电阻 R_x 为 $400K\Omega$ ，电感 L_x 为 $1.136H$ ，电容 C_x 为 $1aF$ 。最后，分析了整个谐振器系统架构，得出了跨阻放大器的设计要求以及整个系统的相位噪声评估指标。

第3章 TIA电路结构及指标分析

3.1 TIA工作原理及基本指标

TIA最主要的功能是将输入电流 I_{in} 转换为输出电压 V_{out} 。一般而言，由外界环境检测到的电流信号需要进一步被转换为电压，以便进一步放大或处理。TIA的跨阻增益为输出电压 V_{out} 和输入电流 I_{in} 之比，其表达式为：

$$|Z_T(f)| = \left| \frac{V_{out}}{I_{in}} \right| \quad (3-1)$$

如图 3-1 所示，一个简单的电阻 R_L 可以完成电流到电压的转换，其跨阻增益为 R_L 。由于 C_D 较大，这就牺牲了带宽。因此，时间常数 $R_L C_D$ 的大小需要在增益、带宽和噪声之间折中。




图 3-1 跨阻放大器工作原理

对图 3-1 进行噪声分析，其等效电路的噪声模型如图 3-2 所示。电阻 R_L 的热噪声是白噪声，其每单位带宽内的噪声电流表达式为：

$$\overline{I_n^2} = 4kT/R_L \quad (3-2)$$

输出端的噪声电压由下式得到^[17]：

$$\begin{aligned}
 \overline{V_{n,out}^2} &= \int_0^\infty \frac{4kT}{R_L} \left| R_L \parallel \frac{1}{C_D j 2\pi f} \right| df \\
 &= \int_0^\infty \frac{4kT}{R_L} \frac{R_L^2}{R_L^2 C_D^2 4\pi^2 f^2 + 1} df \\
 &= \frac{kT}{C_D}
 \end{aligned} \tag{3-3}$$

式(3-3)表明总的输出积分噪声电压和电阻 R_L 的值无关。当电阻 R_L 的值增加时，由(3-2)式可知噪声电流密度会减小，但阻抗值 $|Z|^2 = \frac{R_L^2}{R_L^2 C_D^2 4\pi^2 f^2 + 1}$ 会增加，所以总的输出积分噪声电压 $\overline{V_{n,out}^2}$ 不变。为了得到一个可比较的指标标准，通常关心的是等效输入噪声电流的大小，其表达式如下^[18]：

$$\overline{I_{n,in}^2} = \frac{\overline{V_{n,out}^2}}{R_L^2} = \frac{kT}{R_L^2 C_D} \tag{3-4}$$




图 3-2 跨阻放大器等效电路的噪声模型

式(3-4)表明为得到较小的等效输入噪声电流，需要增大电阻 R_L 的值。但是，增大电阻 R_L 同时会牺牲带宽。图 3-1 所示 TIA 的基本电路跨阻增益、3dB 带宽和等效输入噪声电流指标如下：

$$Z_T = R_L, \quad f_{-3dB} = \frac{1}{2\pi R_L C_D}, \quad \overline{I_{n,in}^2} = \frac{kT}{R_L^2 C_D} \tag{3-5}$$

为了看出电阻 R_L 和电容 C_D 对电路指标之间折中的影响，由式(3-5)可以导出如下的公式：

$$\overline{I_{n,in}^2} = 2\pi kT \frac{f_{-3dB}}{R_L} \quad (3-6)$$

$$\overline{I_{n,in}^2} = 4\pi^2 kTC_D f_{-3dB}^2 \quad (3-7)$$

由式(3-5)中3dB带宽的表达式可知：增大电阻 R_L 同时会减小带宽。结合式(3-6)得到：减小电阻 R_L ，3dB带宽和等效输入噪声电流都会增加。式(3-7)则表明：3dB带宽增加，等效输入噪声电流会以3dB带宽的平方倍增加。

综上，采用单一电阻 R_L 实现的跨阻放大器并不能缓解跨阻增益、3dB带宽和等效输入噪声电流指标之间的折中。因此，需要设计出更加复杂以及灵巧的跨阻放大器电路解决此问题，同时增加电路设计的灵活性。

3.2 TIA电路结构分析

TIA的等效输入噪声电流是非常重要的设计指标。在输入端信号特别小的情况下，为了能够检测出有用信号，这时需要较高的输入信噪比，因此等效输入噪声电流的值越低越有利。这些就限制了TIA在信号通路中应用过多的器件，避免了复杂的体系结构。TIA电路通常采用两种基本结构类型：开环（共栅/共基）结构和闭环电压-电流结构，其他变式结构是在这两种结构的基础上修改而来^[17]。其设计的基本思想是提供一个较低的输入阻抗以拓展3dB带宽，同时需要保持高跨阻增益和低等效输入噪声电流的性能。下面将对这两种结构作详细的论述，讨论其跨阻增益、3dB带宽、等效输入噪声电流等性能。针对一些特殊的应用环境，还有一些高性能技术将作简要介绍。

3.2.1 开环共栅结构

开环共栅结构是除电阻外实现电流-电压转换的基本电路。其结构如图3-3所示。忽略晶体管 M_1 的二级效应，电路的输入阻抗为 $1/g_{m1}$ ，其中 g_{m1} 为晶体管 M_1 的跨导。合理设计偏置电流 I_B 的大小，会得到较小的输入阻抗值，从而提高输入端带宽。

由图3-3可以看出，输入电流 I_{in} 全部流过负载电阻 R_D ，则电路的跨阻增益

为:

$$Z_T = R_D \quad (3-8)$$

根据电路的小信号模型, 可以求得输入阻抗的值为:

$$Z_{in} = \frac{r_{ds1} + R_D}{1 + (g_{m1} + g_{mb1})r_{ds1}} \quad (3-9)$$

式中 r_{ds1} 为 M_1 的漏源电阻, g_{m1} 和 g_{mb1} 分别为 M_1 的跨导和考虑到体效应的“背栅”跨导。

对于长沟道器件而言, r_{ds1} 近似为无穷大, 则输入阻抗的表达式可以化简为:

$$Z_{in} = \frac{1}{g_{m1} + g_{mb1}} \quad (3-10)$$

式 (3-10) 表明: 输入阻抗的值取决于器件 M_1 本身, 和负载电阻 R_D 无关。




图 3-3 基本开环共栅结构

为了直观地分析开环共栅结构的低频噪声性能, 图 3-4 示出了实用的电路结构, 以 M_2 作为偏置电流源。为了简化理论计算, 忽略体效应和沟道长度调制效应, 通过叠加的方式计算每个电流源的贡献。其包括以下几个部分: (1) M_2 的噪声电流 $\overline{I_{n,M2}^2}$ 流过 R_D , 对输出噪声的贡献为 $\overline{I_{n,M2}^2} \times R_D$, 如图 3-4 (c) 所示; (2) $\overline{I_{n,M1}^2}$ 没有流过 R_D , 在图 3-4 (d) 中, I_a 为 0 ($r_{ds2}=\infty$), 并且 I_b 和 I_a 相等; (3) $\overline{I_{n,R_D}^2}$ 全部流过 R_D , 同样是因为 $r_{ds2}=\infty$, 如图 3-4 (e) 所示。这三部分构成总的单位带宽输出噪声为^[17]:

$$\overline{V_{n,out}^2} = (\overline{I_{n,M2}^2} + \overline{I_{n,R_D}^2})R_D^2$$

$$= 4kT \left(\gamma g_{m2} + \frac{1}{R_D} \right) R_D^2 \quad (3-11)$$

得到的等效输入参考噪声电流为:

$$\overline{I_{n,in}^2} = 4kT \left(\gamma g_{m2} + \frac{1}{R_D} \right) = \overline{I_{n,M2}^2} + I_{n,R_D}^2 \quad (3-12)$$




图 3-4 (a) 具有偏置电流电源的开环共栅结构 (b) 噪声模型 (c) M₂ 的噪声电流的影响

(d) M₁ 的噪声电流的影响 (e) R_D 的噪声电流的影响

式 (3-12) 表明: M₂ 和 R_D 的噪声电流具有一个单位系数的输入, 这是开环共栅结构 TIA 的主要缺陷。

设计时使得等效输入参考噪声电流减小, 即减小 M₂ 和 R_D 的噪声电流。但是, $\overline{I_{n,M2}^2}$ 和 $\overline{I_{n,RD}^2}$ 相互制约着。这种制约关系如下: $g_{m2} = 2I_{D2}/(V_{GS2} - V_{TH2})$, 式中的 I_{D2} 和 $V_{GS2}-V_{TH2}$ 分别为 M₂ 的漏源电流和过驱动电压, 又 $\overline{I_{n,M2}^2} = 4kT\gamma g_{m2}$, 推得:

$$\overline{I_{n,M2}^2} = 4kT\gamma \frac{2I_{D2}}{V_{GS2} - V_{TH2}} \quad (3-13)$$

对于一个给定的偏置电流, M_2 的过驱动电压以及这个晶体管最小容许的漏源电压必须是最大值。对于 R_D 噪声电流的减小, 需要最大化 R_D 。这两种情况的趋势是需要更大的电压裕度。实际上, 电路的约束使得 $R_D I_{D2} + V_{DS2}$ 小于 V_{DD} , 并且 V_{DS2} 应该超过 $V_{GS2} - V_{TH2}$, 于是:

$$R_D I_{D2} + \frac{8kT\gamma I_{D2}}{\overline{I_{n,M2}^2}} < V_{DD} \quad (3-14)$$

因此,

$$\frac{4kT}{\overline{I_{n,R_D}^2}} + \frac{8kT\gamma}{\overline{I_{n,M2}^2}} < \frac{V_{DD}}{I_{D2}} \quad (3-15)$$

由于受到式 (3-15) 的限制, 当 $\overline{I_{n,M2}^2} + \overline{I_{n,R_D}^2}$ 最小化时, 这个限制使得低电压设计变得更加困难。

下面研究开环共栅结构的高频特性。如图 3-5 所示, $C_{in} = C_1 + C_{GS1} + C_{SB1} + C_{GD2} + C_{DB2}$, 式中, C_1 为外界输入电容和寄生电容的总和, 而 C_{out} 包括 C_{GD1} 、 C_{DB1} 以及后级的输入电容。




图 3-5 开环共栅结构的高频特性

为了便于简化, 忽略沟道长度调制效应, 从 M_1 源极到地之间的电阻等于 $(g_{m1} + g_{mb1})^{-1}$, 可得传输函数为:

$$\frac{V_{out}}{I_{in}} = (g_{m1} + g_{mb1}) \left(\frac{1}{C_{in}s} \left\| \frac{1}{g_{m1} + g_{mb1}} \right\| \right) \left(R_D \left\| \frac{1}{C_{out}s} \right\| \right)$$

$$= \frac{(g_{m1} + g_{mb1})R_D}{(g_{m1} + g_{mb1} + C_{in}s)(R_D C_{out}s + 1)} \quad (3-16)$$

由式(3-16)可知: 当 $s=0$, $V_{out}/I_{in}=R_D$ 。通常, 此电路的输入极点为 $(g_{m1}+g_{mb1})/C_{in}$, 它比输出极点 $1/(R_D C_{out})$ 更加接近于原点, 输入电容的大小 C_{in} 一般远大于输出电容 C_{out} 。

下面分析开环共栅结构噪声、带宽和电源电压等指标之间的折中, 为使得输出级幅度增大(跨阻增益), 可以增加 M_1 的栅宽或偏置电流使 $g_{m1}+g_{mb1}$ 的值最大。然而, 栅宽增加时, C_{GS1} 比 $g_{m1}+g_{mb1}$ 增长得更快, 从而限制了带宽。若偏置电流增加, 则 V_{GS1} 、 R_D 上的压降、以及最小允许电压 V_{DS2} 必须增加, 从而需要更高的电源电压。若降低 R_D 以适应一个更大的偏置电流, 那么它的噪声电流会增加, 跨阻增益却下降。若 M_2 变得更宽, 则允许一个更小的 V_{DS2} , 那么噪声电流和漏极电容将会增加。

高频下开环共栅结构的噪声特性模型, 如图3-6所示。暂且忽略 M_2 晶体管的噪声电流和沟道长度调制效应, 可以计算得到输入参考噪声电流为:

$$\overline{I_{n,in}^2} = -\frac{C_{in}s}{g_{m1} + g_{mb1}} \overline{I_{n,M1}^2} + \left(\frac{C_{in}s}{g_{m1} + g_{mb1}} + 1 \right) \overline{I_{n,RD}^2} \quad (3-17)$$

由式(3-17)可得: M_1 的噪声直接与电容 C_{in} 和频率成比例; 当 $|C_{in}s|$ 的值增加时, 电流 $\overline{I_{n,M1}^2}$ 大部分从输出节点流出。当 $|C_{in}s|$ 的值变得可与 $g_{m1}+g_{mb1}$ 相比较时, 由 R_D 产生的输入噪声也会增加。此时, 频率接近主极点值, 跨阻增益开始下降。




图3-6 开环共栅结构的噪声特性模型

除了上述简化的噪声分析方法, 还可以先求出总的输出端噪声, 然后除以中频带增益得到总的参考噪声电流:

$$\overline{I_{n,in,tot}^2} \approx 4kT \left(\frac{1}{4} g_{m1} \omega_{p,out} + \frac{1}{2} g_{m2} \omega_{p,in} \right) \quad (3-18)$$

其中，

$$\omega_{p,out} = 1/(R_D C_{out}), \quad \omega_{p,in} = (g_{m1} + g_{mb1})/C_{in} \quad (3-19)$$

式 (3-19) 决定了开环共栅放大级的带宽，在满足系统要求的情况下，它们不会有明显的变化。因此，参数 g_{m2} 成为控制参考噪声电流的关键因素。然而，当偏置电流一定的情况下，只有牺牲电压裕度才能降低参数 g_{m2} 。式 (3-18) 和 (3-19) 共同说明：开环共栅级结构设计缺乏灵活性，不适合低噪声应用。但是在应用环境要求较低的情况下，其表现出高稳定的宽带宽。

3.2.2 调节式共源共栅结构

调节式共源共栅结构广泛应用于宽带 TIA 设计。这是因为开环共栅结构降低输入阻抗是依赖输入晶体管的 g_m 。为了降低输入阻抗，输入晶体管的尺寸加大，此时偏置电流和输入管的寄生电容都会增加。调节式共源共栅结构则可以解决此问题获得良好的性能。下面对它的各项指标做一个分析。




图 3-7 调节式共源共栅电路结构

图 3-7 是调节式共源共栅电路结构示意图。该结构由 M_1 和负载电阻 R_L 构成的共栅结构组成。电阻 R_s 提供了共栅结构的偏置电流，晶体管 M_B 和电阻 R_B 形成了一个自反馈环路，增加了电路的稳定性，同时降低了输入阻抗。因此，使得电路的主极点不再出现在输入端，隔绝了输入端寄生电容 C_{in} 的影响。根据电路

小信号分析，调节式共源共栅电路结构的输入阻抗为^[18]：

$$Z_{in} = \frac{1}{1/R_S + g_{m1}(1+g_{mB}R_B)} \approx \frac{1}{g_{m1}(1+g_{mB}R_B)} \quad (3-20)$$

从式(3-10)可以看出：在忽略晶体管体效应的条件下，开环共栅结构的输入阻抗为 $1/g_{m1}$ 。而式(3-20)表明：调节式共源共栅电路结构的输入阻抗降低为共栅结构的 $1/(1+g_{mB}R_B)$ 。大大降低的输入阻抗，使得输入节点的时间常数大大降低，从而将电路的主极点转移到输入管M₁的漏极。

调节式共源共栅电路结构的跨阻增益为^[19]：

$$Z_{TIA} = \frac{V_{out}}{I_{in}} = \frac{R_1}{s^2 C_{in} C_{out} R_{in} R_{out} + s(C_{in} R_{in} + C_{out} R_{out}) + 1} \quad (3-21)$$

其中， C_{out} 、 R_{in} 和 R_{out} 分别为输出端总电容、输入电阻和输出电阻。

同时，晶体管M_B和电阻R_B形成的自反馈环路会产生一个零点，因此在频率响应曲线上会贡献出一个峰值，其表达式为：

$$f_{zero} = \frac{1}{2\pi R_B(C_{gs1} + C_{gdB})} \quad (3-22)$$

为避免在频率响应曲线上出现峰值，可以减小R_B或者晶体管M₁的栅宽W₁。然而，减小R_B将几乎线性减小共栅极M₁的等效跨导G_m；而且，为了保持增益 $(1+g_{mB}R_B)$ 不变需要增加M_B管的偏置电流。因此，减小W₁更加适合，因为W₁对等效跨导G_m的影响比线性变化缓慢得多。但是减小W₁，g_{m1}随之变小，晶体管M₁的沟道热噪声随之会增加。综上，晶体管M₁的选取必须相当谨慎。

下面分析调节式共源共栅结构的等效输入噪声电流，与开环共栅结构类似的是R_s、R_l的噪声直接加到输入参考噪声电流中，即为^[19]：

$$\overline{I_{n,in}^2}|R_l, R_s = 4kT \left(\frac{1}{R_l} + \frac{1}{R_s} \right) \quad (3-23)$$

共栅晶体管M₁同样对等效输入参考噪声电流影响很小。而晶体管M_B和电阻R_B形成的共源极电路，其等效输入噪声电压如图3-8(a)所示，为：

$$\overline{V_{n,in}^2} = 4kT \left(\frac{2}{3g_{mB}} + \frac{1}{g_{mB}^2 R_B} \right) + \frac{K}{C_{ox}WL} \frac{1}{f} \quad (3-24)$$




图 3-8 共源极电路等效输入噪声电流

为了得到输入参考噪声电流，如图 3-8 (b) 所示。使输入开路并根据 $\overline{I_{n,in}^2}$ 得到输出噪声，这个噪声电流流过 C_{in} ，在输出端产生的噪声电压为^[19]：

$$\overline{V_{n,out}^2} = \overline{I_{n,in}^2} \left(\frac{1}{C_{in}\omega} \right)^2 g_{mB}^2 R_D^2 \quad (3-25)$$

这个值必须等于输入开路时噪声电路的输出：

$$\overline{V_{n,out}^2} = \left[4kT \left(\frac{2}{3g_{mB}} + \frac{1}{g_{mB}^2 R_B} \right) + \frac{K}{C_{ox}WL} \frac{1}{f} \right] \cdot g_{mB}^2 R_D^2 \quad (3-26)$$

由式 (3-25) 和 (3-26)，可得：

$$\overline{I_{n,in}^2} = (C_{in}\omega)^2 \cdot \left[4kT \left(\frac{2}{3g_{mB}} + \frac{1}{g_{mB}^2 R_B} \right) + \frac{K}{C_{ox}WL} \frac{1}{f} \right] \quad (3-27)$$

低频时，晶体管 M_B 的闪烁噪声占据主要部分，当频率升高时，热噪声慢慢占据主要成分。对调节式共源共栅结构，低频时下一级电路的闪烁噪声也不容忽略。为了降低晶体管 M_B 的噪声，必须增大晶体管的面积和降低其跨导 g_m 。然而，增大晶体管的面积会增大其等效的寄生电容，降低跨导就会增大输入电阻 Z_{in} 。综上，调节式共源共栅结构同样需要在跨阻增益、3dB 带宽和等效输入噪声电流指标之间的折中进行设计。但是，相对于开环共栅结构而言，其性能上存在明显优

势。

3.2.3 直流耦合共栅结构

为了达到一些低功耗的特殊应用场合，直流耦合共栅结构的跨阻放大器常常发挥着巨大作用^[20]。特别是在大规模的数字系统中，非常需要小的电源电压和功耗。典型的电源电压通常低于2V。




图 3-9 直流耦合共栅电路结构

图 3-9 为直流耦合共栅电路的结构示意图，其是由开环共栅结构改进而来。为了满足低电压和低功耗的要求，其使用电阻 R_T 直接作为跨阻增益，电路的主要功耗由 M_1 支路决定。同共栅级结构一样，该电路的输入阻抗约为：

$$Z_{in} \approx \frac{1}{g_{m1} + g_{mb1}} \quad (3-28)$$

而 M_1 和 M_2 形成的电流镜结构能够维持电流 I 的不变，其抵抗了简单开环共栅级中输入直流电流 I_{DC} 的影响，提高了电路的稳定性。电路对低电源电压的设计考虑如下^[19]：

$$V_{DD} > [I \cdot (n+1)/n + I_{DC}]R_B + \max(V_T + V_{ds(sat)}, V_{ds(sat)} + IR_T) \quad (3-29)$$

只要满足式(3-29)，该电路就可以适用于低电源电压操作。

通过设置电路中 M_1 和 M_2 的宽长比例 n ，此时 M_2 的输入阻抗近似为 M_1 的 n 倍，信号电流则主要流入共栅级管 M_1 完成电流转化为电压的功能。图 3-10 示出了直流耦合共栅电路结构的小信号模型。图中， C_p 、 R_p 分别是驱动负载（光电二

极管/谐振子等) 的寄生电容和电阻。 L_{BW} 为驱动负载和 TIA 之间的绑线电感。 C_{in} 包含绑线电容和 TIA 的输入电容, C_{out} 包含 TIA 输出节点电容和下一级电压放大器的输入电容。




图 3-10 直流耦合共栅电路结构的小信号模型

当 R_B 远大于 R_{in} 时, TIA 的直流跨阻增益可表示为:

$$Z_{To} = \frac{V_{out}}{I_{in}} = R_T G_m \frac{R_B R_{in}}{R_B + R_{in}} \approx R_T \quad (3-30)$$

式中,

$$R_{in} \approx \frac{1}{g_{m1} + g_{mb1}}, \quad G_m = g_{m1} + g_{mb1} \quad (3-31)$$

从式 (3-30) 可知, 直流耦合共栅 TIA 的直流跨阻增益和偏置电流关系不大。其输入电阻 R_{in} 的大小和功耗密切相关。合理选取 R_{in} 的值, 就可以使整个电路工作在低电源电压下。根据电路小信号分析, 在 $\left| \frac{1}{sC_{in}} \right| \gg R_{in}$ 的情况下, 可以得到直流

耦合共栅 TIA 的幅频响应为^[19]:

$$Z_T \cong Z_{To} \left[\frac{1}{1 + sR_T C_{out}} \right] \cdot \left[\frac{1}{1 + (R_p + R_{in})C_p s + L_{BW} C_p s^2} \right] \quad (3-32)$$

3.2.4 闭环电压-电流反馈结构

闭环电压-电流反馈又称电压并联负反馈。其检测输出电压, 并将一个与其成比例的电流返回到输入的求和节点^[21]。其前馈通路通常包含增益为 R_o 的 TIA, 并且反馈系数具有电导的量纲。

图 3-11 是基本的闭环电压-电流反馈结构。由于反馈网络能够检测电压并产

生电流，其特性可以由跨导 g_{mF} 表示，并在理想情况下，输入和输出阻抗无限大。




图 3-11 闭环电压-电流反馈结构

由此条件，可以推得：

$$\frac{V_{out}}{I_{in}} = \frac{R_o}{1 + g_{mF} R_o} \quad (3-33)$$

其中， $g_{mF} R_o$ 为环路增益。可见，这种反馈使跨阻降低到原值的 $(1 + g_{mF} R_o)^{-1}$ 。同样，根据电路的小信号模型推导，可以得出电压-电流反馈会减小输入和输出阻抗，其均降低到原值的 $(1 + g_{mF} R_o)^{-1}$ 。

图 3-12 是闭环电压-电流反馈型 TIA 实例简图。图中 R_F 与电压放大器 A 并联构成 TIA，输入阻抗是 $R_F/(1+A)$ ，输出电压近似为 $R_F I_{DI}$ 。因此，输入节点的时间常数为 $R_F C_p/A$ 。




图 3-12 闭环电压-电流反馈型 TIA 实例简图

图 3-13 为闭环电压-电流反馈型跨阻放大器的噪声模型。电压源 $\overline{V_{n,A}^2}$ 模拟放大

器的输入参考噪声电压，忽略放大器的噪声电流，可以推得：




图 3-13 闭环电压-电流反馈型跨阻放大器的噪声模型

$$\overline{V_{n,out}^2} = \frac{\overline{V_{n,R_F}^2} + (1 + R_F C_{DS}) \overline{V_{n,A}^2}}{1 + R_F C_{DS}/A} \quad (3-34)$$

当 $C_p=0$ 时，则有 $\overline{V_{n,out}^2} = \overline{V_{n,R_F}^2} + \overline{V_{n,A}^2}$ 。因此，单位带宽的等效输入噪声电流为：

$$\overline{I_{n,in}^2} = \frac{\overline{V_{n,R_F}^2} + \overline{V_{n,A}^2}}{R_F^2} = \frac{4kT}{R_F} + \frac{\overline{V_{n,A}^2}}{R_F^2} \quad (3-35)$$

从式 (3-35) 可以看出， R_F 的噪声可以看作直接加在输入端，而放大器的噪声需要除以跨阻 R_F 。闭环电压-电流反馈型跨阻放大器的优点在于： R_F 不需要传输信号电流，其不会限制电压裕度。同时，若 R_F 的数值较大，式 (3-35) 中第二项的作用会比共栅级结构小得多。

为了更好的说明闭环电压-电流反馈型 TIA 的特点，下面列举常见的 3 种反馈结构。图 3-14 所示为闭环共源反馈型 TIA2 种实现电路结构。对于 (a) 共源级结构，主放大器由一个简单的共源级和源极跟随器构成，源极跟随器将 R_D 和 R_F 的负载效应与下一级的输入电容隔开。对于 (b) 共源共栅级结构，主放大器由一个共源共栅级和源跟随器构成。为了便于简化分析，忽略沟道长度调制效应和体效应，一般源极跟随器的输出阻抗 $1/g_{m2}$ 远远小于 R_F 。对于 (a)，主放大器的开环增益近似为 $g_{m1}R_D$ ；对于 (b)，主放大器的开环增益为 $g_{m1}R_D$ 。因此，(a) 和 (b) 可以合起来一起分析，其闭环跨阻增益以及输入输出为^[22]：

$$Z_T = \frac{g_{m1}R_D}{1+g_{m1}R_D} R_F \quad (3-36)$$

$$R_{in} \approx \frac{R_F}{1+g_{m1}R_D} \quad (3-37)$$

$$R_{out} \approx \frac{1}{1+g_{m1}R_D} \cdot \frac{1}{g_{m2}} \quad (3-38)$$




图 3-14 闭环电压-电流反馈型 TIA (a) 共源级结构 (b) 共源共栅级结构

对于 (a) 共源级结构, 重要的是要注意电路的电压裕度问题。一般, R_F 上流过的电流很小, 则通过 R_D 的电压降 V_{RD} 被限制为 $V_{DD} - V_{GS2} - V_{GS1}$ 。对于一个给定的偏置电流, 想通过增大 R_D 来获得大的开环增益是困难的。对于 (b) 共源共栅级结构, 通过 R_D 的电压降 V_{RD} 被限制为 $V_{DD} - V_{GS3} - V_{DS2} - V_{GS1}$ 。

下面根据图 3-13 所示的结构方法来计算 TIA 的输入参考噪声电流。对于 (a) 共源级结构, 将 M_1 、 R_D 和 M_2 看作核心放大器; 对于 (b) 共源共栅级结构, 将 M_1 、 M_2 、 R_D 和 M_3 看作核心放大器。可忽略沟道长度调制和体效应, 可以得到 (a)、(b) 两种结构核心放大器的输入参考噪声电压:

$$\overline{V_{n,out(a)}^2} = 4kTg_{m1}\gamma R_D^2 + 4kTR_D + 4kT \frac{\gamma}{g_{m2}} \quad (3-39)$$

$$\overline{V_{n,out(b)}^2} = 4kTg_{m1}\gamma R_D^2 + 4kTg_{m2}\gamma R_D^2 + 4kTR_D + 4kT \frac{\gamma}{g_{m3}} \quad (3-40)$$

由式 (3-35) 可以得到 (a)、(b) 两种结构 TIA 的输入参考噪声电流:

$$\overline{I_{n,in(a)}^2} = \frac{4kT}{R_F} + \frac{4kT}{R_F^2} \left(\frac{\gamma}{g_{m1}} + \frac{1}{g_{m1}^2 R_D} + \frac{\gamma}{g_{m2} g_{m1}^2 R_D^2} \right) \quad (3-41)$$

$$\overline{I_{n,in(b)}^2} = \frac{4kT}{R_F} + \frac{4kT}{R_F^2} \left(\frac{\gamma}{g_{m1}} + \frac{g_{m2}\gamma}{g_{m1}^2} + \frac{1}{g_{m1}^2 R_D} + \frac{\gamma}{g_{m3} g_{m1}^2 R_D^2} \right) \quad (3-42)$$

从式 (3-41) 和 (3-42) 可以看出：对于一个给定的跨阻增益，只有由核心放大器所产生的噪声可以使之减小至最小。因此，这必须使 R_D 和 M_1 、 M_2 和 M_3 的跨导增加至最大。

下面以闭环电压-电流反馈型共源极 TIA 为例说明其工作频率响应。如图 3-14 所示的开环电路，可以确定 3 个极点：(1) 在输入节点处 R_F 、 C_p 、 C_{GS1} 和 C_{GD1} 的密勒放大产生一个极点；(2) 在节点 X 处 R_D 、 C_{DB1} 、 C_{GD2} 和 C_{GS2} 的一小部分产生一个极点；(3) 在输出处， C_{SB2} 和后续电路的输入电容 C_L 与源极跟随器的输出端电阻 $g_{m2}^{-1} \| R_F \approx g_{m2}^{-1}$ 形成一个极点。

利用反馈环路周围的这 3 个极点，跨阻放大器甚至可能发生振荡。由于这三个极点的值比较接近，所以要确保闭环阶跃响应应呈现出可忽略的减幅振荡是一件困难的事情^[23]。




图 3-14 闭环电压-电流反馈型共源极跨阻放大器等效开环电路

对闭环电压-电流反馈型共源极 TIA 的输出阻抗的分析是必要的。这是因为，随着频率增大，反馈变得更弱，从而降低了环路的增益。若仅考虑输入极点，则可以输出阻抗为：

$$\begin{aligned}
 Z_{out} &\approx \frac{1/g_{m2}}{1 + g_{m1}R_D \frac{1}{R_F C_{in} s + 1}} \\
 &\approx \frac{R_F C_{in} s + 1}{R_F C_{in} s + 1 + g_{m1} R_D} \cdot \frac{1}{g_{m2}}
 \end{aligned} \tag{3-43}$$

式中, C_{in} 表示输入节点到地的总电容。从式(3-43)可以看出, 输出阻抗的低频值为 $1/g_{m2}(1+g_{m1}R_D)$ 一直延续到主极点 $1/(R_F C_{in})$ 附近, 之后输出阻抗随着频率上升, 直到 $(1+g_{m1}R_D) / (R_F C_{in})$ 频率处维持 $1/g_{m2}$ 值不变。若电路要驱动相当大的负载电容, 那么感应输出阻抗可以导致减幅振荡。为了解决稳定性问题, 一般在其输出极再加上了一级的源跟随器。

图 3-15 所示为基于 CMOS 反相器的反馈型 TIA 实现例子。其以一个 PMOS 管代替共源极 TIA 中电阻负载, 并采用 M_1 和 M_2 构成的反相器实现主放大器。反馈电阻 R_F 跨接在输入输出端决定着整个跨阻放大器的跨阻增益, 并提供了固定的偏置。为了获得最大的跨阻增益, 电路的输入和输出端需偏置在 $V_{DD}/2$ 。




图 3-15 基于 CMOS 反相器的反馈型 TIA

此电路有两个主要的优点。第一, M_1 和 M_2 的漏源电流复用, 同时增加了电路的有效本征增益, 使其由原来的 g_{m1} 变为 $(g_{m1}+g_{m2})$ 。第二, 由于采用 PMOS 管代替电阻负载, 使得输出节点的电压裕度提高; 电流复用同时使得功耗减小 [14,24,25]。

由电路的小信号模型可以推得跨阻增益的表达式为:

$$Z_T = \frac{1 - g_{m,o} R_F}{g_{m,o} + g_{ds,o}} \approx \frac{-R_F}{1 + 1/|A_o|} \quad (3-44)$$

式中, $g_{m,o}$ 为跨阻放大器的有效本征增益, 其值为 $g_{m,o} = g_{m,n} + g_{m,p}$ 。同样, $g_{ds,o}$ 为跨阻放大器的漏源有效电导, 其值为 $g_{ds,o} = g_{ds,n} + g_{ds,p}$ 。跨阻放大器的小信号本征增益 $A_o = -g_{m,o}/g_{ds,o}$ 。为了获得更高的增益, TIA 可以采用级联方式, 由 R_F 实现自偏置。

由电路的小信号模型可以推得输入电阻的表达式为:

$$R_I = \frac{1 + g_{ds,o} R_F}{g_{m,o} + g_{ds,o}} \approx \frac{R_F}{|A_o|} \quad (3-45)$$

为了方便测试, TIA 的输入阻抗需要匹配到 50Ω 。因此, R_F 的选取需要在跨阻增益和输入阻抗之间折中考虑。

电路的噪声性能由式 (3-35) 给出, 实际设计时需要在增益、带宽、噪声和功耗之间折中。由于反馈电阻 R_F 较大时, 寄生的并联到地的电容较大, 因此会限制带宽。一个较好的解决办法是使用一个工作在线性区的 MOS 管代替。因为它的面积 $W \times L$ 较电阻而言很小, 并且寄生电容也小得多。

3.2.5 差分结构

为了抑制电源和衬底噪声, 跨阻放大器可采用差分结构^[26-29]。其存在两个明显优点。第一, 提高了放大器的线性度。第二, 差分结构的输出电压摆幅是单端结构的 2 倍。

图 3-16 为差分结构 TIA 电路。此结构主要存在三个问题。首先, 在节点 X 处产生的信号通过两个不同路径传送到输出端, X-P 通道以 M_3 作为共源极, 而 X-Q 通道以 M_3-M_4 作为源跟随器和共栅极的级联。因此, 信号的高频分量在两条通道上有不同的增益和相移, 从而产生一个不对称的输出波形。其次, 电路的输入参考噪声电流是其单端电路的 $\sqrt{2}$ 倍, 而灵敏度降低了 3dB。再之, 若电路是严格对称的, 电路工作时, 则 V_{out1} 和 V_{out2} 反方向变化, 这将使得阈值的选择变得十分困难。




图 3-16 差分结构跨阻放大器




图 3-17 单端至差分的变换

图 3-17 所示为将一个单端 TIA 的输出变换为一个真正的差分信号的示意图。这里，由 R_1 和 C_1 组成的低通滤波器提取出 TIA 输出的直流电平，并将该信号送至 M_2 的栅极。因为 $V_x - V_y$ 呈现出一个零平均值，所以差分对的输出也是没有偏移量的。

注意，图 3-17 中的结构起到一个高通滤波器的作用：在足够低的频率下， X 节点和 Y 节点的信号是相等的，从而产生了零输出。只要高通传递函数的低转角频率降低到几十 KHz 以下，那么时间常数 R_1C_1 就会达到几个微秒。由于这个原因，这个方法常需要一个大的外置电容。

3.3 带宽增强技术

图 3-18 为共源极电感峰化技术示意图。 L_p 延迟了通过电阻分支的电流，当使用一个输入阶跃波形，电感器开始可以作为一个开环电路，允许所有的电流流过

电容而不是流过电阻。因此，这就减小了时间常数，从而增大了带宽。若电感的数值非常大，那么 V_{out} 在稳定之前就会经历过冲^[30-35]。因此，必须确定出过冲与电路参数之间的函数关系。将流过电容和 R_L 支路的电流求和，就可以得到：

$$\begin{aligned} \frac{V_{out}}{V_{in}} &= -g_m \frac{L_p s + R_D}{L_p C_L s^2 + R_D C_L s + 1} \\ &\approx -g_m R_D \cdot \frac{s + 2\zeta\omega_n}{s^2 + 2\zeta\omega_n s + \omega_n^2} \cdot \frac{\omega_n}{2\zeta} \end{aligned} \quad (3-46)$$

式中， $\zeta = (R_D/2)\sqrt{(C_L/L_p)}$ ， $\omega_n^2 = (L_p C_L)^{-1}$ 。零点的作用忽略不计，并假设 $\zeta = \sqrt{2}/2$ ，可以得到： $\omega_{-3dB} = \omega_n = \sqrt{2}/(R_D C_L)$ 。然而，用公式 (3-46)，零点频率等于 $R_D/L_p = 2/(R_D C_L)$ ，仅仅比-3dB 的带宽略高一点。因此，在带宽和时间响应的计算中必须包括零点。

为了获得存在零点的-3dB 带宽，令式(3-46)的平方幅度等于 $[\omega_n R_D / (2\zeta)]^2 / 2$ ，从而得到：

$$\omega_{-3dB}^2 = \left[\frac{1}{4\zeta^2} + 1 - 2\zeta^2 + \sqrt{\left(\frac{1}{4\zeta^2} + 1 - 2\zeta^2 \right)^2 + 1} \right] \omega_n^2 \quad (3-47)$$

式 (3-47) 表示带宽的改善优于数值 $1/(R_D C_L)$ ，其中 ζ 值的选择非常重要。由于传输函数中存在零点，电路的阶跃响应存在着更大的过冲值。表 3-1 列出了传输函数中存在一个零点或无零点的各种过冲的特性。




图 3-18 (a) 共源极电感峰化电路 (b) 共源极电感峰化电路的小信号等效电路

表 3-1 电感峰化特性

过冲值	5%	7.5%	10%
ζ (有零点)	0.73	0.69	0.65
ζ (无零点)	0.69	0.64	0.59
带宽改善(有零点)	78%	82%	84%

设计中, R_D 和 C_L 是由增益和电压裕度所决定的, 可以通过选择 L_P 值的方法来提高速度。利用工艺角和温度变量所需要的裕度, 一般 7.5% 的过冲就可以在控制阶跃响应和改进带宽之间提供一个合理的折中方案。因此, 在原则上, 电感峰化能够使速度提高 82%。值得指出, 增益曲线中超过谐振频率的尖峰(二阶)滚降也降低了带外噪声的作用。

3.4 本章小结

首先, 本章分析了 TIA 的工作原理及基本指标。接着, 分开环共栅结构和闭环电压-电流反馈结构两种类型比较各种拓扑结构的增益、带宽、噪声及功耗等工作性能。其主要包括以下四种: 开环共栅结构、调节式共源共栅结构、直流耦合共栅结构和闭环电压-电流反馈结构。最后, 介绍了差分结构的 TIA 以及增加带宽的高性能技术。

第4章 TIA的设计与实现

针对 MEMS 谐振器工作时等效串联阻抗较高、寄生电容较大的问题，本文的 TIA 设计通过多级放大来补偿信号经过谐振器时引起的衰减和相位变化，以满足起振要求。为了获得低噪声性能，TIA 的第一级采用低功耗宽带电流预放大器和电流电压转换级^[9]。由多级级联噪声理论可知其噪声系数决定了整个系统的噪声，而且与系统灵敏度密切相关，其增益决定了对后级电路噪声的抑制能力。为了保持高带宽下获得可观的增益，TIA 第二级结合 Cherry-Hooper 反相器电压放大的电路结构实现了高增益和带宽下低噪声的性能^[10]。TIA 输出级则采用共源（CS）缓冲级实现了高的输出摆幅及线性度，同时用于驱动负载电容。

4.1 性能设计要求

根据系统整体指标划分，得到 TIA 的性能指标如表 4-1 所示，TIA 采用单入单出、三级级联结构，实现了增益、带宽、噪声、低电源电压和动态范围等指标间的折衷。这里采用的工艺是 TSMC 0.18 μ m CMOS 工艺，具体拟定性能参数如下表：

表 4-1 本文对 TIA 提出的性能要求

跨阻增益	>400K Ω
带宽	>150MHz
等效输入噪声电流平均值	<15pA/ \sqrt{Hz}
功耗	<22mW@1.8V

4.2 带阻抗负反馈的宽带电流放大器设计

TIA 的第一级电路是一个采用阻抗负反馈技术的电流镜结构电流放大器，其

电路结构如图 4-1 所示。该电流镜结构的放大器有一个好处是很容易实现电流到电压的转换，如图 4-1 所示，输出电流流过输出电阻 R_1 就可以实现电压输出。目前主流的宽带电流放大器大多采用二极管形式连接的输入 MOS 管，要想进一步扩展放大器带宽，只能通过增加输入 MOS 管的跨导 g_m 来降低输入阻抗，将主极点推到更高频率处。而为了提高 g_m 的值，必然会导致输入级偏置电流增加，使得功耗变大。本设计在传统的宽带电流放大器基础上引入阻抗负反馈技术来降低宽带放大器的输入阻抗，在保证 TIA 的高增益的情况下扩展了系统带宽，降低了功耗。




图 4-1 带阻抗负反馈的宽带电流放大器电路图




图 4-2 带阻抗负反馈的宽带电流放大器小信号模型

图 4-2 所示为带阻抗负反馈的宽带电流放大器小信号模型。仅仅考虑栅源电容 C_{gs} ， C_{in} 和 C_{out} 分别是该级的输入、输出电容。根据小信号模型，可以推得电流传输函数为：

$$\begin{aligned}
A_i &= \frac{i_{out}}{i_{in}} = g_{m4} \cdot \left[\frac{(1 + r_{ds2}/Z_2)}{Z_1(1 + g_{m2} \cdot r_{ds2})} + g_{m3} + \frac{1}{Z_2} \right]^{-1} \\
&= \frac{g_{m4} \cdot Z_1 \cdot Z_2 \cdot (1 + g_{m2} \cdot r_{ds2})}{Z_2 + r_{ds2} + Z_1 \cdot (1 + g_{m2} \cdot r_{ds2}) \cdot (1 + g_{m3} \cdot Z_2)} \quad (4-1)
\end{aligned}$$

其中，

$$Z_1 = (r_{ds1} \| r_{ds3}) \left| \left(\frac{1}{(C_{in} + C_{gs2}) \cdot s} \right) \right| \quad (4-2)$$

$$Z_2 = r_{ds5} \left| \left(\frac{1}{(C_{gs3} + C_{gs4}) \cdot s} \right) \right| \quad (4-3)$$

g_{m2} 、 g_{m3} 和 g_{m4} 分别为 M_2 、 M_3 和 M_4 的跨导。 r_{ds1} 、 r_{ds2} 、 r_{ds3} 和 r_{ds5} 分别为 M_1 、 M_2 、 M_3 和 M_5 的漏源电阻。 C_{gs2} 、 C_{gs3} 和 C_{gs4} 分别是 M_2 、 M_3 、 M_4 的栅源电容。 i_{in} 和 i_{out} 分别为第一级输入和输出电流。

由于所有的 MOS 管衬底都连接到源极，可以忽略体效应。从公式 (4-1) 可以看出，电流放大器是一个多极点系统。忽略沟道长度调制效应，电流增益为：

$$\frac{i_{out}}{i_{in}} \approx \frac{g_{m4}}{g_{m3}} \approx \frac{i_{ds4}}{i_{ds3}} = N \quad (4-4)$$

式中： i_{ds3} 和 i_{ds4} 分别为 M_3 和 M_4 的漏源电流。这个电流增益非常接近没有负反馈的电流镜增益。也就是说负反馈并没有降低电路的增益。

M_2 采用了一个 PMOS 管。由于它的漏源电阻很大，从而消耗较小的电流就可以得到一个较小的跨导 g_{m2} ，降低宽带电流放大器的输入阻抗，产生可观的本征增益。同样可以看出，电流放大器的输入阻抗为：

$$Z_{in} = \frac{Z_1 \cdot (r_{ds2} + Z_2)}{(r_{ds2} + Z_2) + (g_{m3} \cdot Z_1 + 1) \cdot (1 + g_{m2} \cdot r_{ds2}) \cdot Z_2} \quad (4-5)$$

进一步简化之后，输入阻抗可以表示为：

$$Z_{in} = \frac{1}{g_{m3}(1 + g_{m2} \cdot r_{ds2}) + g_{ds3} + g_{ds1}} \approx \frac{1}{g_{m3}g_{m2}r_{ds2}} \quad (4-6)$$

式中: g_{ds1} 和 g_{ds3} 分别是 M_1 和 M_3 的漏源电导。从上式可以看出, 采用负反馈之后的输入阻抗由二极管连接方式的 $1/g_{m3}$ 减少到 $1/(g_{m3} \cdot g_{m2} \cdot r_{ds2})$ 。

式 (4-5) 还可以化简为如下表达式:

$$Z_{in} = \frac{1 + r_{ds2} [g_{ds5} + s(C_{gs3} + C_{gs4})]}{g_{m3}(1 + g_{m2}r_{ds2}) + [g_{ds1} + g_{ds3} + s(C_{in} + C_{gs2})]2 + r_{ds2}g_{ds5} + g_{m2}r_{ds2} + s(C_{gs3} + C_{gs4})r_{ds2}} \quad (4-7)$$

上式包含一个左半平面的零点 $\omega_{zero} = -1/[r_{ds5} \cdot (C_{gs3} + C_{gs4})]$, 减小 r_{ds5} , 即增大 M_5 的宽长比, 可使得零点推向更高频处, 这样, 更高频处的输入电阻较小, 则使得主极点在更高频处, 这时增益才缓慢开始下降。此时, 便拓展了 3dB 带宽。同时, 电流放大器中的 M_5 管还提供一个电流泄放通路。

4.3 改进型 Cherry-Hooper 反相电压放大器设计

Cherry-Hooper 放大器一般在漏极 (或集电极) 网络中引入局部的反馈^[36-40]。其优点是允许一个放大器的增益和带宽相互独立可调, 从而实现高增益高带宽的要求。本论文在传统的 Cherry-Hooper 放大器基础之上, 以一个 RCtank 结构取代反馈电阻 RF 的方法, 得到一个补偿主极点的左半平面零点, 从而实现保持高带宽条件下高增益的性能。图 4-3 为改进型 Cherry-Hooper 反相电压放大器电路结构




图 4-3 改进型 Cherry-Hooper 反相电压放大器电路结构

示意图。如图 4-4 简化电路拓扑结构所示, 该电压放大器由两级构成。第一级由 M_1 和 M_2 构成, 其将输入电压转换为电流 i_x , 第二级的主放大级由 M_3 和 M_4 构成,

在由 R_{F1} 、 R_{F2} 和 C_F 构成的前馈网络下将电流 i_x 转换为电压。




图 4-4 改进型 Cherry-Hooper 反相电压放大器简化电路拓扑结构

为了分析电路的高频特性，建立电路的小信号模型如图 4-5 所示。模型中只考虑 C_{gs} ，其它的 C_{gd} 等电容不考虑。漏源电阻 r_{ds} 很大，近似为无穷大。为求得




图 4-5 改进型 Cherry-Hooper 反相电压放大器小信号模型

电路的传输函数，列方程如下：

$$(g_{m1,2}V_{in} + V_x C_x s)R_{F1} + V_x = V_y \quad (4-8)$$

$$(g_{m1,2}V_{in} + V_x C_x s + V_y C_F s)R_{F2} + V_y = V_{out} \quad (4-9)$$

$$-V_{out} C_L s - g_{m3,4} V_x = g_{m1,2} V_{in} + V_x C_x s + V_y C_F s \quad (4-10)$$

其中， $(g_{m1} + g_{m2}) = g_{m1,2}$ ， $(g_{m3} + g_{m4}) = g_{m3,4}$ ， $C_x = C_{gs3} + C_{gs4}$ 。

联立 (4-8)、(4-9)、(4-10)，可解得：

$$\frac{V_{out}}{V_{in}} = \frac{g_{m1,2} [g_{m3,4}(R_{F1} + R_{F2}) - 1 + (R_{F1} R_{F2} C_F g_{m3,4})s]}{g_{m3,4} + (C_x + C_L + C_F)s + [C_x C_L (R_{F1} + R_{F2}) + C_L C_F R_{F2} + C_x C_F R_{F1}]s^2 + C_x C_L R_{F1} R_{F2} C_F s^3} \quad (4-11)$$

上式表明，该电路的低频电压增益值表达式为：

$$Gain \approx (g_{m1} + g_{m2}) \cdot (R_{F1} + R_{F2}) \quad (4-12)$$

传输函数包含一个左半平面的零点，3个极点。零点的表达式为：

$$\omega_{zero} \approx -\frac{(R_{F1} + R_{F2})}{R_{F1}R_{F2}C_F} \quad (4-13)$$

电路设计过程中，需将此零点的值调节到该级放大器的主极点的位置，实现零极点对相消，从而拓展该级 3dB 带宽。而极点的表达式由公式 (4-11) 很难确定。因此，采取电路等效近似的方法确定。如图 4-3 所示，当流过 R_{F1} 、 R_{F2} 和 C_F 构成 tank 结构的信号忽略不计时，节点 X 和节点 Y 的小信号电阻都等于 $(g_{m3} + g_{m4})^{-1}$ ，其数值一般远远小于 $(R_{F1} + R_{F2})$ 。因此，如果在这两个节点建立电容模型，那么极值频率的大小位于：

$$\omega_{p,x} = (g_{m8} + g_{m9})/C_x, \quad \omega_{p,y} = (g_{m8} + g_{m9})/C_L \quad (4-14)$$

取两者之间的最小值，就可以得到该级放大器的 3dB 带宽为：

$$\omega_{-3dB} = (g_{m8} + g_{m9})/C_L \quad (4-15)$$

从式 (4-12) 和 (4-15) 可以看出，Cherry-Hooper 放大器的增益和带宽互不相干。增益由 g_{m1} 、 g_{m2} 和前馈电阻 R_{F1} 、 R_{F2} 决定，带宽由 g_{m3} 、 g_{m4} 和负载电容 C_L 决定。这意味着增益和带宽不存在制约关系。

如图 4-4 所示，该电路也存在缺点。为了增加增益，势必需增加 g_{m1} 、 g_{m2} 和前馈电阻 R_{F1} 、 R_{F2} 的值。当前馈电阻 R_{F1} 、 R_{F2} 的值增加得过高时，则 M_3 和 M_4 管的栅极电压会下降，输出端的动态范围相应会降低。若增加 g_{m1} 、 g_{m2} ， M_1 和 M_2 管的漏源电流会增加，前馈电阻 R_{F1} 、 R_{F2} 的电压降也会增加，输出端的共模电压和动态范围也相应会降低。

为了增加带宽，负载电容 C_L 的大小是不受设计者控制的，因此，设计者控制的是 g_{m3} 、 g_{m4} 。增加 g_{m3} 、 g_{m4} 的值，则 M_3 和 M_4 管的漏源电流增加，前馈电阻 R_{F1} 、 R_{F2} 的电压降也会增加，输出端的共模电压相应会降低。前馈电阻 R_{F1} 、 R_{F2} 的值可以降低，来补偿 M_3 和 M_4 管的漏源电流增加带来的影响。但是，其值必须大于 $1/g_{m2}$ 。

因此，增加 Cherry-Hooper 放大器的增益和带宽需要和功耗做折中。

4.4 输出缓冲器设计

如图 4-6 所示，为两种类型的缓冲器：(a) 共源极缓冲器；(b) 源极跟随缓冲器。由小信号模型分析可知，两种类型的缓冲器都存在带宽和电容比 C_L/C_{in} 之间的折中。当电容比 C_L/C_{in} 接近 1 时，缓冲器可以实现最大的带宽。当负载电容 C_L 远大于输入电容 C_{in} 时，缓冲器的带宽会比较小。其两种类型的这种折中关系如下所示：

$$\frac{C_L}{C_{in}} \approx \alpha \left(\frac{f_T}{BW} - \beta \right) \quad (4-16)$$




图 4-6 两种缓冲器类型：(a) 共源极缓冲器；(b) 源极跟随缓冲器

式中， f_T 为单位电流增益截止频率， α 和 β 为晶体管小信号等效参数。两种类型缓冲器的晶体管小信号等效参数是互不相等的。令两种类型的直流增益相等（约为 0.8），所有晶体管采用最小的沟道长度，可以得到：

共源极缓冲器： $\alpha \approx 1.0$, $\beta \approx 0.5$

源极跟随缓冲器： $\alpha \approx 2.4$, $\beta \approx 1.7$

对于给定的带宽，源极跟随缓冲器的电容比较大。对于本项目的设计，共源极缓冲器的增益可以大于 1，同时能够提供较大的电容比。因此，为了实现了高的输出摆幅及线性度，输出缓冲级采用了共源极缓冲器。

4.5 基准及偏置电路设计

偏置电路是为 TIA 提高电压电流偏置的模块，零温度系数的参考电流和电压有助于提升 TIA 的性能。

4.5.1 传统的基准偏置电路

图 4-7 示出了传统的基准偏置电路结构^[21]。设计中，使得 $M_1 \sim M_2$ 和 $M_3 \sim M_4$ 均为相同的对管， $Q_1 = Q_3 = (1/n) * Q_2$ ；运放的增益足够大，使得节点 V_{in} 和 V_{ip} 稳定在近似相等的电压。由于流过右边支路的电流为 $V_T lnn / R_1$ ，因此输出电流、电压分别为：

$$I_{ref} = I_1 = I_2 = I_3 = \frac{V_T \cdot \ln n}{R_1} \propto T \quad (4-17)$$

$$V_{ref} = \left(\frac{R_2 \cdot \ln n}{R_1} \right) \cdot V_T + V_{BE3} \quad (4-18)$$

式中： V_T 和 V_{BE3} 分别为热电压和 Q_3 基极-发射极电压， I_{ref} 为基准电流。为了得到零温度系数的参考电压，必须使 $(R_2 lnn / R_1) = 17.2$ ，此时参考电压与电阻的温度系数无关。然而，参考电流是 PTAT 电流，其与绝对温度成正比。对于运放 AMP 的设计，由于 $V_{ip} \approx V_{BE1} \approx 0.7V$ ，因此输入管的种类需要合理的选取，以便让输入




图 4-7 传统的基准偏置电路

管和尾电流管都处于饱和区。运放的输入管需要增大其版图面积，以降低失调电压以及噪声电压；有源负载管和自偏置管的 L 尽可能大以提高 PSRR。对于三极管部分的设计，注意 Q_2 的发射极电流密度不能设置得太低，因此倍数 n 不应设置得过大；另外在发射极电流不大的条件下，三极管不应选取最大尺寸，如 $10\mu m * 10\mu m$ 。文献^[45]指出电容 C_1 的容值要合理地选取，其作用有两点，其一使 AMP 和 M_2 组成的负反馈支路稳定，其二使负载端信号对 $M_1 \sim M_4$ 栅极的扰动降至最低。

综上，传统的基准偏置电路的缺点是：提供的基准电流 I_{ref} 是 PTAT 电流，不适合本项目的需要，因此需要采用其他的实现方案。

4.5.2 本文采用的基准偏置

1) 整体基准电路设计

本论文所设计的偏置电路如图 4-8 所示，左边虚线框内为 bandgap 电路，其中 $M_7 \sim M_{10}$ 为电路的自启动部分^[46]。对启动电路的分析如下：当基准电路上电时，电源电压的值会经历一个由低到高的过程，从而节点 A 的电压也同样由低到高。开始时，节点 A 的电压比较低时，经过 M_7 和 M_{10} 管形成的反相器就会使得节点 B 的电压抬高，从而使得 M_8 和 M_9 管导通，则节点 C 和 D 的电位被拉低，PMOS 管对 $M_1 \sim M_3$ 和 $M_4 \sim M_6$ 就会导通，节点 A 的电位上升， M_8 和 M_9 管则关断，整个自启动过程完成。该结构相比传统结构优点是：bandgap 中使用 cascode 结构的




图 4-8 本论文设计的基准偏置电路

$M_1 \sim M_6$ 管以增加输出阻抗，提高电路的电源抑制比。

图 4-8 所示的右边虚线框内为提供给跨阻放大器的电流偏置部分，跨阻放大器的电压偏置由 Bandgap 中的 V_{B3} 给出。由 $M_{11} \sim M_{14}$ 组成的拷贝管将基准电流 I_{ref} 复制过来，经过 $M_{15} \sim M_{18}$ 的电流镜放大，提供给跨阻放大器的偏置。其中，拷贝管使用 cascode 结构，以减小 MOS 管的沟道长度调制效应，保证拷贝电流的精准。值得注意的是，由于偏置电流 I_B 较大，电流镜结构放大时为避免偏差，采用 Trimming 调节流过 M_{17} 管的漏源电流值。

2) 运放及 Trimming 电路设计

本文采用的运放电路结构如图 4-9 所示。运放采用经典的折叠式共源共栅结构。其输入共模电平更容易匹配，输出电压摆幅较大些。同时能够获得较高的增益，有利于抑制整体电路的电源电压上串扰的噪声。值得注意的是， M_{12} 和 M_{13} 管采用二极管接法，作为滤波电容使用滤除高次谐波。图 4-9 所示为运放的自启动和偏置电路结构部分。其自启动部分包括有 $M_{16} \sim M_{19}$ 构成的自偏置基准电流源结构。为了防止其进入简并偏置状态，需要加入自启动电路，以保证电路能够正常工作。为了节约功耗，EN_BIAS 端口控制着电路的导通和关断。此电路有两种工作模式，当 EN_BIAS=0 时，电路处于关断模式。此时， M_{11} 和 M_{22} 导通，其他管子均关断，运放不工作。当 EN_BIAS=1 时，电路处于工作模式。电源电压从




图 4-9 本论文设计的运放电路结构

零伏开始上升时，节点 A 的电压为低，经过 M_{20} 和 M_{21} 构成的反相器后，节点 B 的电压为高，从而将节点 C 的电压拉低， M_{16} 和 M_{18} 随即导通，C 点电位上升，A 点电位随之上升， M_{23} 则被关断，自启动过程完成。同时，由 M_{14} 镜像过来的偏置电流，经过运放偏置电路逐一镜像，产生对应的偏置电压。于是，运放就会进入稳定工作状态。

为了抵抗工艺角以及温度变化的对电路精度的影响，此电路的基准电流包含一个修调模块^[47]。其为两个 4 位译码器控制开关来控制接入支路的电流大小，可




图 4-10 本论文设计的运放自启动和偏置电路结构

以提供 32 位的修调，且最优的对应的译码器的输入位为 100001-01。4-16 的译码器模块如图 4-11 所示，其 4 位译码器控制开关来控制的修调模块结构如下图 4-12 所示。BPC<0:3>控制部分为电流修调的粗调部分，BPX<0:3>控制部分为电流修调的细调部分。




图 4-11 4-16 译码器模块




图 4-12 修调模块的电路结构

4.6 TIA整体电路设计

如图 4-13 所示为跨阻放大器的主电路和偏置电路。左边为主电路的偏置部分，右边为跨阻放大器的主电路。为了实现 TIA 的高增益、高带宽和低功耗要求，

电路采用三级结构。第一级为宽带电流放大及电流-电压转换级，第二级为基于改进型 Cherry-Hooper 反相器电压放大级，第三级为共源（CS）放大级。对于整个 TIA 设计，第一级的带宽是相当重要的。TIA 的输入电容（包括 MEMS 圆盘谐振器和 CMOS 电路极间寄生电容、ESD 寄生电容和封装寄生电容）很大，模拟值为 1pF ，使得 TIA 的输入端成为主极点。为了使主极点外推，图 2 中 M_3 和 M_2 构成局部负反馈，形成约为 $1/(g_{m3} \cdot g_{m2} r_{ds2})$ 的输入阻抗（低频部分低于 50Ω ），极大地拓展了带宽。为了降低功耗， M_2 采用了一个 PMOS 管。由于它的漏源电阻很大，从而消耗较小的电流就可以得到一个大的跨导 g_{m2} ，降低宽带电流放大器的输入阻抗，产生可观的本征增益。 M_5 提供一个电流泄放通路，同时形成一个左半平面的零点 $-1/[r_{ds5} \cdot (C_{gs3} + C_{gs4})]$ ，拓展带宽。




图 4-13 跨阻放大器主电路结构

第一级的电流热噪声性能决定整个 TIA 的参考输入电流热噪声值。第一级的热噪声主要由以下几部分组成： M_1 和 M_3 的热噪声电流直接流过输入节点。 M_4 和 R_1 的热噪声电流流过输出节点，可以通过除以电流放大器增益等效到输入节点。 M_2 和 M_5 的引起的等效输入热噪声电流则需要通过小信号电路推导得到。TIA 总的参考输入电流热噪声表达式如下：

$$\begin{aligned} \overline{i_{in,n}^2} &= \overline{i_{in,n}^2} \Big|_{M_1+M_3} + \overline{i_{in,n}^2} \Big|_{M_4+R_1} + \overline{i_{in,n}^2} \Big|_{M_2+M_5} \\ &= 4KT\gamma(g_{m1} + g_{m3}) + 4KT \left(\gamma g_{m4} + \frac{1}{R_1} \right) \cdot \left(\frac{g_{m3}}{g_{m4}} \right)^2 \\ &\quad + (g_{m4} \cdot r_{ds5})^2 \frac{\left[\kappa^2 + A^2 \overline{i_{in,M_5}^2} + (r_{ds2} \cdot \kappa)^2 \overline{i_{in,M_2}^2} \right]}{\left[(r_{ds2} + r_{ds5})^2 \kappa^2 + (1 + g_{m3} \cdot r_{ds5})^2 A^2 \right]} \end{aligned} \quad (4-19)$$

式中：

$$\kappa = (C_{in} + C_{gs2}) \cdot \omega, \quad A = 1 + g_{m2} \cdot r_{ds2}, \quad \overline{i_{in,M2}^2} = 4KT\gamma g_{m2}, \quad \overline{i_{in,M5}^2} = 4KT\gamma g_{m5}$$

K 、 T 、 γ 和 w 分别为玻尔兹曼常数、绝对温度、噪声系数和角频率。根据理论推导和仿真设计，第一级的电流热噪声主导成分为 M_1 和 M_3 的电流热噪声。增大 M_1 和 M_3 的版图面积，可降低输入参考电流噪声。

电流信号经 M_3 和 M_4 电流模放大，再通过 R_1 将电流转换为电压。通过电容 C_1 ，信号耦合到由 M_6 - M_9 以及 R_3 、 R_4 、 C_2 组成改进型 Cherry Hooper 反相器电压放大级结构，得到高增益和低输出阻抗的要求。为了给电压放大级 M_6 、 M_7 管提供合适的电压偏置，偏置电阻 R_2 设计为 $20K\Omega$ ，其将截止频率推到了 $300KHz$ 以下，保留了信号频率的正常放大。同时，由基准提供稳定 $V_{B3} = V_{DD}/2$ 的偏置电压，以隔绝电路工艺变化的影响。第二级电路的增益为 $(g_{m6}+g_{m7}) \cdot (R_3+R_4)$ ，带宽为 $(g_{m8}+g_{m9}) / (C_{gs10}+C_{ds8}+C_{ds9})$ ，其将影响增益和带宽的管子分离开，利于实现高的增益带宽积。此外，由 R_3 、 R_4 、 C_2 组成的 T 型结构，可形成一个左半平面的零点 $w_z = -(g_3 + g_4)/C_2$ ($g_3 = 1/R_3$, $g_4 = 1/R_4$) 以抵消次主极点，从而扩宽第二级频带^[7]。输出采用共源(CS)缓冲级实现了高的输出摆幅及线性度，并作 50Ω 匹配，用于驱动负载电容。

TIA 的跨阻增益 Z_T 为：

$$Z_T \approx -\left(\frac{g_{m4}R_1}{g_{m3}}\right) \cdot (g_{m6} + g_{m7}) \cdot (R_3 + R_4) \cdot g_{m10}R_5 \quad (4-20)$$

式中： g_{m6} 、 g_{m7} 和 g_{m10} 分别为 M_6 、 M_7 和 M_{10} 的跨导。当 MEMS 圆盘谐振器作为 TIA 的负载时，设计仿真的 TIA 电路输入端电容 C_{in} 和输出端电容 C_{out} 两者均包括负载电容。由设计仿真结果可知，第二级的主极点 $(g_{m8}+g_{m9}) / (C_{gs10}+C_{ds8}+C_{ds9})$ 和第三级主极点 $1/(R_5C_L)$ 均高于第一级的主极点值。因此，TIA 的 $3dB$ 带宽取决于第一级。忽略沟道长度调制效应，只考虑栅源电容 C_{gs} ，由整个电路的小信号模型，可以导出 TIA 的 $3dB$ 带宽为：

$$\omega_{3dB} \approx -\frac{g_{m2} - \sqrt{g_{m2} - 4g_{m3}g_{m2}(C_{in} + C_{gs2})/(C_{gs3} + C_{gs4})}}{2(C_{in} + C_{gs2})} \quad (4-21)$$

4.7 本章小结

本章设计了一款用于驱动 MEMS 圆盘谐振器的高增益、低噪声和低功耗跨阻放大器。首先从系统角度分析，确定了跨阻放大器的设计指标。然后从带阻抗负反馈的宽带电流放大器、改进型 Cherry-Hooper 反相器电压放大级和缓冲级逐一讨论其工作原理，并从数学模型上作理论推导。其次，对于提供给 TIA 的基准偏置进行理论分析，重点介绍其 trimming 修调部分。最后，详细介绍了 TIA 整体电路的设计。

第5章 版图设计与仿真测试结果

5.1 版图设计

版图设计作为电路系统与电路芯片制造两者之间的一个桥梁，它是一个需要综合仔细考虑多个方面因素的过程，需要很多的经验和版图设计技术^[48-51]。除了满足工艺设计的规则之外还应该考虑器件版图和走线的寄生效应、整体电路功耗和面积的影响。它一方面需要一定的理论作指导，实践经验的积累和技术的总结也非常重要。由于该设计的电路是以模拟电路为主的数模混合 CMOS 集成电路，如果版图设计考虑得不周全，就会直接影响芯片的功能和性能，甚至能导致芯片不能正常工作。因此，在版图设计中我们要考虑以下因素：

(1)合理布局，有效隔离。在总体版图规划时，在电路中的不同功能模块 bandgap 和跨阻放大器之间采用保护环（guard ring）进行有效隔离。同时，为防止噪声从衬底耦合到模块内造成干扰，可以加深 N 井进行隔离。此外，为了减小 trimming 模块中数字信号对模拟电路的干扰和模拟各功能块电路之间的干扰，需要在数字和模拟部分之间放置接地或接电源的保护环带，实现有效的隔离。

(2)信号走线。由于多晶走线较金属寄生严重，针对 TIA 整体电路，在布线时管子之间走线尽量短，以减小寄生 RC 效应。值得注意的是跨阻放大器主电路中的缓冲级电路电流较大，一般 1mA 对应 1μm 准则确定线的宽度。一般来讲，在走线宽度一样的情况下，高层金属走线有较低的寄生电阻和寄生电容，过孔也有一定的电阻，根据走线长度可以折中选择高层或低层金属走线。

(3)匹配设计。在版图设计时，对于对称电路，先把原理图分成两边，先设计一边的版图，然后进行调用或者直接在版图中复制，两部分放置时尽量靠近、放置方向一致。这样，实现了器件做到大小一致，形状相同的版图对称。

(4)对于成比例的电流镜管，较大的器件尺寸和增大比例对管的长度则可以提高精度。

- (5)要多打衬底接触孔，减少衬底电阻。
- (6)为了使调整管源漏区电流注入均匀，源漏区上需要覆盖大面积的金属。
- (7)对于电阻，需在两端加 dummy 电阻，以减小工艺误差。
- (8)在进行 ESD 版图设计时，应尽量减小放电通道上的寄生阻抗和其它寄生效应，各种互联线以及接触孔和通孔应具有通过大 ESD 瞬态电流的能力，而且 ESD 防护电路的散热特性也需要考虑^[52]。

本文采用 TSMC 0.18um CMOS 工艺，在 Cadence 公司 Virtuoso 下 Layout XL 环境中完成的版图设计，整个 TIA 的版图如 5-1 所示，其面积为 $1538\mu\text{m} \times 680\mu\text{m}$ （包括 PAD）。其中，TIA1 引出各级端口方便测试每一级性能，TIA2 只引出整体芯片输入输出端口以得到最佳性能。




图 5-1 TIA 的整体版图

5.2 TIA的后仿真结果

基于 Cadence Spectre 仿真工具，利用 TSMC 0.18um CMOS 工艺，对电路采用 Calibre PEX 提参后仿。本文所设计的 TIA 总体仿真电路如图 5-2 所示。当电路设置控制码 $\text{BPX}<3:0>$ 为 0101， $\text{BPC}<3:0>$ 为 1000 时，电路总静态电流为 12mA。如图 5-3 跨阻增益仿真曲线，工艺角 tt 、温度 27° 的条件下仿真结果表明：直流跨阻增益为 $80.32 \text{ dB}\Omega$ ，-3dB 带宽为 208MHz。整体电路的等效输入电流噪声如图 5-4 所示。当频偏为 150MHz 时，输入等效参考噪声电流谱密度为 $12.75\text{PA}/\sqrt{\text{Hz}}$ 。

TIA for MEMS




图 5-2 TIA 总体仿真电路




图 5-3 跨阻增益仿真曲线




图 5-4 整体电路的等效输入参考噪声图

5.3 TIA的测试结果

采用 TSMC 0.18um RF CMOS 工艺进行流片，芯片照相如图 5-5 所示。其包括所需 PAD，芯片面积为 $1538\mu\text{m} \times 680\mu\text{m}$ 。各个 PAD 对应的端口名称参见图 5-1：IN1, OUT1, 1PV8, GND, T1_EN, T4_EN, EN_BG, IN2, OUT2, BPX<3:0>, BPC<3:0>等。该芯片的 PCB 板级测试原理图及照片如图 5-6 所示，裸封芯片，PCB 电路板介质为 Rogers4350，其介电常数为 3.48，介质厚度为 0.5mm。采用




图 5-5 跨阻放大器芯片照片

LDO（型号为RT9193）将板上3.3V电源转换成1.8V供给芯片使用。采用可编程线性直流电源（RIGOL DP1308A）进行上电测试，得到芯片工作时静态电流约为12mA，折算功耗为21.6mW。结果说明芯片的功耗表征和后仿真相近。




图 5-6 (a) TIA 的测试原理图 (b) TIA 的测试 PCB 照片

TIA 通用的射频测试方法是通过小信号 S 参数来得到跨阻增益和带宽^[53]。其 S 参数测试平台以及测试现场图如图 5-7 所示。根据文献[54] 跨阻增益 Z_T 和 S 参数的关系式如下：

$$Z_T = 50 \frac{S_{21}}{1 - S_{11}} \quad (5-1)$$




图 5-7 (a) TIA 的 S 参数测试平台 (b) 测试现场照片




图 5-8 输入功率为-50dBm 时的 S 参数测试曲线

测量时将 TIA 输入和输出接入网络分析仪 (PNA Agilent E8363B)。采用可编程线性直流电源 (RIGOL DP1308A) 对 PCB 板供电。图 5-8 所示为输入功率为-50dBm 时的 S 参数测试曲线。将此 S 参数对应的 S2P 文件导入到 Agilent's ADS 软件搭建跨阻增益 Z_T 测试平台 (图 5-9 所示)，加入小信号电流激励，仿真得出跨阻增益曲线如图 5-10 所示。直流跨阻增益为 $73\text{dB}\Omega$ ，-3dB 带宽 163MHz，图中 1GHz 及高频处增益曲线的尖峰区为高次谐波影响成分。




图 5-9 跨阻增益及带宽测试平台




图 5-10 跨阻增益测试曲线

对 TIA 输出频谱进行测试并通过后续计算处理可得到等效输入噪声电流谱密度^[54]。输出频谱的测试原理及现场图如图 5-11 所示。刚开始时，无信号输入信号分析仪，其输出频谱如图 5-12 所示。测试时，将输入开路，上电后将输出端接入信号分析仪（ROHDE&SCHWARZ FSV. SIGNAL ANALYZER. 10Hz...13.6GHz），得到的测试曲线如 5-13 所示。设置 RBW 为 1MHz，VBW 为 100Hz，Att 为 0dB，164MHz 处的输出噪声平均功率为 -73.89dBm，其对应的功率密度为 -134dBm/Hz。利用公式（5-2）、（5-3）^[21]可以求得 164MHz 处等效输入参考噪声电流谱密度约为 $14\text{pA}/\sqrt{\text{Hz}}$ 。

$$P_{OUT} = \frac{\overline{V_{n,OUT}^2}}{R_{OUT}} \quad (5-2)$$

$$\overline{I_{n,in}} = \sqrt{\frac{\overline{V_{n,OUT}^2}}{Z_T^2}} \quad (5-3)$$




图 5-11 (a) 输出频谱测试原理图 (b) 测试现场图




图 5-12 无信号时频谱仪的输出噪底




图 5-13 跨阻放大器的输出频谱测试曲线

表 5-1 本文设计的跨阻放大器与相似设计文献性能对比

Refs	Gain (dBΩ)	BW(M Hz)	Cin (PF)	Supply voltage	PDC (mw)	Input-referred noise (pA/ $\sqrt{\text{Hz}}$)
[9]-IEEE-JSSC	76	2500	0.5	1.8	7.2	<10 (0.1-1GHz)
[11]-IEEE-JSSC	78	200	1.5	± 1.65	0.78	NA
[12]-IEEE-C- C&S	82	2400	NA	1.8	19.5	19 (@1GHz) 36 (@2.4GHz)
[14]-IEEE-JSSC	61	7200	0.25	1.8	70.2	8.2
This Work	73	163	1	1.8	21.6	14

表 5-1 给出了本设计和科学文献中提出的跨阻放大器的性能对比，可以看到本设计在增益、输入电容和等效输入参考噪声电流谱密度方面有一定的优势。

5.4 本章小结

本章首先介绍了版图的一些设计规范及技巧，考虑了布局布线、器件和走线的寄生参数。接下来给出了后仿真结果，然后根据理论测试了增益、带宽以及等效输入噪声电流等指标，测试结果与仿真结果均吻合良好。测试结果表明：TIA 的跨阻增益为 $73\text{dB}\Omega$ ，-3dB 带宽 163MHz，164 MHz 处等效输入参考噪声电流平均值为 $14\text{pA}/\sqrt{\text{Hz}}$ ，整个电路功耗仅为 21.6mW。此外，芯片测试时一致性较高，为 MEMS 谐振器芯片的小型化奠定了基础。

第6章 总结与展望

本论文首先针对 MEMS 谐振子振荡器整体性能指标的要求，确定了 TIA 的设计指标。然后，具体分析了其增益、带宽、噪声及功耗等指标之间折中关系，通过调研开环共栅、闭环电压-电流反馈和差分结构的跨阻放大器架构，分析对比这些结构的优缺点，最后确定所采用架构。独立流片测试了一款高增益 TIA，在其流片测试过程中主要获得了如下的研究成果：

- 1、采用 0.18um RF CMOS 工艺设计了一款高增益 TIA，该模块面积为 $1538\mu\text{m} \times 680\mu\text{m}$ ，消耗电流为 12mA。其具有功耗低、面积小等优点。
- 2、对 TIA 的增益、带宽、噪声以及功耗等参数进行了详细的分析，采用宽带电流放大和 Cherry-Hooper 反相电压放大单元电路实现该设计，达到了高增益、低噪声和低功耗性能。
- 3、用于跨阻放大器的基准偏置电路部分采用 trimming 技术，实现了高可靠性偏置，利于芯片的调试。
- 4、跨阻放大器的各指标测试。利用矢量网络分析仪测量 S 参数并导入到 Agilent's ADS 软件搭建的平台测试得到跨阻增益和 -3dB 带宽；利用信号分析仪测试输出噪声功率谱计算得到等效输入噪声电流谱密度。相比于业界其他论文使用的时域测试方法，更加稳定、可靠。
- 5、分析讨论了实现跨阻放大器低噪声的基本原理，本文设计了一个低噪声跨阻放大器。测试时，163MHz 处的等效输入参考噪声电流谱密度低至 $14\text{pA}/\sqrt{\text{Hz}}$ ，具有竞争优势。

本文对 TIA 进行了设计和实现，设计了一款高增益、低噪声和低功耗跨阻放大器。该跨阻放大器在 300KHz 到 100MHz 范围内跨阻增益高达 $73\text{dB}\Omega$ ，-3dB 带宽 163MHz。该初始设计版本于 2015 年 11 月中旬流片，测试时间为 2016 年 3 月 ~7 月。针对本项目设计，该 TIA 的增益未达到项目要求，带宽也应该尽量的大。下一步计划是在保证一定带宽的情况下尽量提高增益，使得能够满足项目需求。