

中国科学院微电子中心

硕士学位论文

双栅槽GaAs功率PHEMT器件研究

姓名：陈震

申请学位级别：硕士

专业：微电子学与固体电子学

指导教师：吴德馨

20030601

摘 要

赝配高电子迁移率晶体管 (PHEMT) 是一种适于在 10GHz 到 100GHz 频带范围内应用的功率器件, 是功率放大器的首选器件之一。本论文建立了一个新的电荷控制模型, 提出了一种适于功率 PHEMT 的新外延层结构, 实验和改进了功率 PHEMT 的单项工艺, 成功开发了一套功率 PHEMT 器件工艺流程, 获得了性能良好的器件。主要取得如下研究成果:

1. 基于泊松方程和异质结能带理论, 通过费米能级—二维电子气浓度的线性近似, 推导了一个新的基于双异质结双平面掺杂 HEMT 器件的电荷控制模型, 同时计算分析了掺杂浓度, 栅金属与顶部平面掺杂层距离等材料结构尺寸对阈值电压和二维电子气浓度的影响, 该模型为我们优化和预测双平面掺杂 HEMT 器件性能提供了一个有效手段。

2. 提出一种基于功率 PHEMT 器件的新外延层结构: 为了获得大的击穿电压, 在 GaAs 帽层中添加了 AlAs 选择腐蚀截止层以形成双选择腐蚀栅槽工艺; 为了提高输出电流, 采用了双异质结双平面掺杂的外延结构。

3. 利用理论分析和经验公式, 设计了 GaAs 功率 PHEMT 单管和多指功率管的结构, 并结合本实验室四英寸 GaAs 实验线特点, 制定了一套新的功率 PHEMT 的版图设计规则。

4. 实验和改进了功率 PHEMT 的关键工艺, 包括台面隔离、欧姆接触、双选择腐蚀栅槽、电镀空气桥以及感应离子耦合 (ICP) 干法刻蚀工艺, 并成功开发一套具有双栅槽结构的 GaAs 功率 PHEMT 器件工艺流程。

5. 测试了单管和多指功率管的直流和高频特性, 获得适于在 L~C 波段工作的性能良好的功率 PHEMT 器件。栅长 $1\mu\text{m}$ 的功率 PHEMT 的 I_{max} 达到 $500\text{mA}/\text{mm}$, BV_{gd} 达到 22V , 单管 ($120\mu\text{m}$) 和多指功率管 (1.2mm) 分别获得较高的 f_r (15GHz , 8GHz) 和 f_{max} (38GHz , 12GHz)。 1.2mm 和 4.8mm 的多指功率 PHEMT 分别获得 430mA 和 1.4A 的电流输出。和单平面掺杂 SH-PHEMT 进行比较后, 发现双平面掺杂 DH-PHEMT 器件具有输出电流大、跨导带宽大、线性度高等优点。

关键词: 赝配高电子迁移率晶体管 (PHEMT)、电荷控制模型、双栅槽、击穿电压、感应离子耦合 (ICP)

The Research of Double Recessed GaAs Power PHEMT

Chen Zhen (Microelectronics and Solid-State Electronics)

Directed by Academician Wu Dexin

Abstract

Pseudomorphic high electron mobility transistor(PHEMT) is one of the best technologies for power amplifiers in the 10 to 100 GHz frequency range. In this thesis, an analytical charge control model was deduced, A new epitaxial layer design for power PHEMT was proposed, the key power PHEMT fabrication technologies were improved, a power PHEMT process flow was exploited and good device performance was obtained. The main achievements of this work are summarized as follows:

1. By using linear $E_f n_s$ approximation, a new analytical charge control model of the double heterojunction, double planar doped HEMT was deduced based on Poisson's equation and the heterojunction band theories, the relation among the doping concentration, the distance from the gate to the top planar doped plane and the pinchoff voltage, the 2DEG density of the device were analyzed. The model provides a valuable tool for the optimization and performance prediction of the double planar doped HEMT.

2. A new epitaxial layer design for power PHEMT was proposed: A thin AlAs etch-stop layer was inserted into the GaAs Cap layer to form the double selective gate recess process, which is important to get a high breakdown voltage; and a double heterojunction, double planar doped layer structure was adopted to maximize the output current.

3. The small size PHEMT and multi-finger power PHEMT layout were designed based on theoretical analyses and empiristic expressions. The design rules were laid down according to the equipment and process of our research product line. A new double recessed power PHEMT process flow was successfully exploited.

4. The most critical steps in the fabrication of power PHEMT were developed, such as mesa isolation, ohmic contact, double selective gate recess, electroplated air-bridge connection and inductively coupled plasma (ICP) dry etching of backside via hole.

5. The DC and RF characteristics of both small size and multi-finger power

PHEMT were tested. Good device performance suitable for L~C band application was obtained. For the 1 μ m gate length power PHEMT, the maximum output current density was 500mA/mm, the maximum gate-drain breakdown voltage was 22V, the f_T (15GHz, 8GHz) and f_{max} (38GHz, 12GHz) of small(120 μ m) and large(1.2mm) PHEMT devices were obtained separately. The 430mA and 1.4A output current were obtained in 1.2mm and 4.8mm power PHEMT devices separately. High output current, large gate voltage swing, high device linearity were found in double planar doped PHEMT after comparing with single planar doped PHEMT.

Keywords: Pseudomorphic High Electron Mobility Transistor(PHEMT), Charge Control Model, Double Recess, Breakdown Voltage, Inductively Coupled Plasma (ICP)

第一章 绪论

1.1 HEMT 器件的发展和應用

GaAs 作为一种化合物半导体材料, 与传统的 Si 材料相比具有许多优点: 其电子迁移率约为 Si 的 6 倍, 饱和速度比 Si 大一倍; 而且容易获得电阻率高的半绝缘衬底材料, 从而实现更好的器件隔离; 此外, GaAs 材料还具有禁带宽度大, 工作温度高和抗辐照等特点。所以, 自从 1966 年提出 GaAs 同质结场效应晶体管以来, 它就得到了迅速地发展, 在高频、高速和微波功率器件和电路方面占有重要的地位。

目前, GaAs IC 随着通信需求的增长已经进入了迅速增长期, 平均年增长率为 25%, 高于微电子平均增长率 (约为 15%) 10 个百分点左右。从 GaAs IC 本身的市场分布来看, 主要是通信领域, 占总需求的 87%, 如图 1.1 所示。




图 1.1 GaAs 器件与电路市场在不同应用领域中的分布

1.1.1 HEMT 器件的发展

1960 年, Anderson 预言在异质结界面存在有电子的积累^[1]。1969 年, Easki 和 Tsu 提出在禁带宽度不同的异质结结构中, 离化的施主和自由电子是分离的^[2]。即, 电子离开施主母体, 由宽带隙材料一侧进入窄带隙材料一侧。这种分离减少了母体对电子的库仑作用, 提高了电子迁移率。1978 年, Dingle 等^[3]在调制掺杂的异质材料中观察到了载流子迁移率增高的现象, 随后, 在调制掺杂 GaAs/n-AlGaAs 单异质结结构的实验中, 证明了异质界面存在着具有二维行为的电子气 (2DEG), 而且有高的迁移率^[4]。1980 年, 一种新调制掺杂 GaAs/n-Al_xGa_{1-x}As 异质结构场效应管^[5], 即所谓高电子迁移率晶体管 (HEMT) 问世。

在八十年代中期, 人们开始采用高质量无位错的 InGaAs 薄层代替 GaAs 沟道的 PHEMT 材料, 获得了更高的二维电子气浓度。同时, InP 基的 AlInAs/InGaAs

PHEMT 也得到重视。

1.1.2 HEMT 器件的主要应用

近些年来，随着 MBE 和 MOCVD 材料生长技术快速发展，人们利用能带工程设计了多种异质材料结构的 HEMT 器件。HEMT 以其高频、高速、低噪声、大功率等优势，已开始通信等领域广泛应用，并显示出巨大的生命力。

作为微波毫米波电路中最重要的器件之一，HEMT 主要可以应用在以下几个方面：

- (1) 在低噪声方面，HEMT 要优于所有已知的其它器件，制作的低噪声器件 (LNA) 具有最小的噪声系数。
 - (2) 在功率放大器 (PA) 方面，由于 PHEMT 的线性好，功率附加效率高，再加上其饱和电压比 MESFET 小，因此非常适合低电源电压供电下的功率放大器应用。
 - (3) HEMT 的开态电阻很小，因此也很适于制作开关 (switch) 模块。
- HEMT 也可以用于制作振荡器 (Oscillator) 和混频器 (Mixer)。

1.2 HEMT 器件的研究背景

随着通信系统的广泛应用，用户急剧增加，光纤通信和移动通信的工作频率也越来越高。光纤通信工作速率的主流已由 2.5Gb/s 发展到 10Gb/s, 40Gb/s 的系统也已研制成功。移动通信的工作频率由 900MHz、1.8GHz 发展到 2.4GHz。而通信用器件及电路的截止频率约为工作频率的 5 倍左右。这对通信用器件及电路的性能 (频率、功率及噪声等) 提出了越来越高的要求。具有高迁移率的锗硅 (SiGe)、砷化镓 (GaAs) 和磷化铟 (InP) 基 (其迁移率分别为 Si 的 2、6 和 8.5 倍) 等化合物半导体材料以及由这些材料制成的化合物半导体器件及电路成为实现新一代高速光纤通信及高频移动通信系统的最佳选择，越来越受到人们的青睐。其中以 GaAs 器件和电路最为成熟。国际上 GaAs IC 的平均年增长率达 40%。事实已证实，化合物半导体材料、器件及电路技术含量高、利润率高、市场前景好，是影响新一代通信产业发展的关键因素。

到目前为止，以 GaAs、InP 为代表的化合物半导体器件的研究取得了很大进展，尤其在高频、高速、高带宽以及微波毫米波集成电路中具有明显的优势，世界上的化合物半导体材料与器件的研究已经成为一大持续升温的热点领域。特别是在九十年代后期，由于军事领域在通讯、激光、制导等方面更高的要求，从而

推动了以 GaAs 为代表的化合物半导体的加速发展, 相关技术日趋成熟, 产业化程度不断扩大。在近十年中, 化合物半导体器件的销售量增长了近 4 倍。通信系统的化合物半导体增长速率达到 33 - 40%。在 99 年国际 GaAs 集成电路会议之后, 一些国际著名的专家发表看法认为, GaAs 革命刚刚开始, 并将进入光辉灿烂的时代。

1.2.1 应用于功率放大器中的主要半导体材料

对于高频功率放大器的材料选择, 无线通信市场传统的划分是: 小于 1GHz 频段的市場被 Si 占据, 而大于 1GHz 频段主要被 III-V 族化合物半导体产品占据, SiGe 技术的出现大大改变市场的划分, 它主要涉入 2~30GHz 频段, 从而使 III-V 族化合物半导体向更高频段发展。目前用于高频功率放大器主要的材料有 Si、SiGe、SiC、GaAs、InP、GaN 等。下面简单比较一下各种材料的优缺点:

(1) Si 基

Si 基是集成电路制造中使用最多的材料, 可以说低频电路的市場几乎全部被它占领。对于微波电路, 由于 Si 的电子迁移率较低, 限制了其在高频领域的应用。用于功率放大器的 Si 基器件主要是 Si BJT, 其主要优点是高跨导、低热阻。低热阻可以使发射极在大电流密度下工作。

(2) SiGe 基^{[6][7]}

由于 SiGe 基器件的工艺与 Si 集成电路工艺相容, 因此制造成本低, 应用也比较广泛。目前用得较多的器件形式是异质结双极晶体管 (HBT)。SiGe HBT 是在 Si 衬底上的异质结双极晶体管, 基区材料是 SiGe。它不仅具有与 Si BJT 相同的高跨导、低热阻的优点, 且最大工作频率接近 GaAs, 因此同时获得了高性能与低价格。限制其应用的主要原因是 SiGe 器件的击穿电压较低。

(3) SiC 基^[8]

SiC 材料最大的优点是高热导率 (比 Si 高 3 倍, 比 GaAs 高 7 倍), 因此 SiC 基器件能更有效地散热, 提高了器件的寿命与可靠性。虽然 SiC 材料的迁移率比 Si、GaAs 均低, 但它在高场下的漂移速率比 Si、GaAs 高, 这对于器件在高电流密度下工作是非常重要的。目前限制 SiC 应用的主要问题是衬底的质量和价格。

(4) GaAs 基^{[9][10][11]}

由于 GaAs 材料的电子迁移率比 Si 的高 7 倍, 且漂移速度快, 所以 GaAs 比 Si 具有更好的高频特性。GaAs 基电路具有损耗小、噪声低、频带宽、功率大和附

加效率高等特点。此外, GaAs 是直接带隙材料, 禁带宽度大, 器件的抗电磁辐射能力强, 工作温度范围宽, 更适合在恶劣的环境下工作。目前构成 GaAs IC 的主要器件有 MESFET、HBT、PHEMT。

MESFET 是第一种打入手机市场的 GaAs 器件。MESFET 以噪声低、频带宽等特点, 在微波功率放大器中得到了广泛的应用。但它有两个主要缺点: 栅偏置通常需要一个负电压, P 沟道 FET 需要漏极偏置。这两个缺点增加了生产成本和 PCB 面积。此外, 低跨导、阈值电压起伏也是限制其应用的主要原因。

GaAs HBT 集中了 Si BJT 和 GaAs MESFET 两者的优点。目前广泛地用于功率放大器、低噪声放大器中。应用时主要应考虑的是 GaAs HBT 的开启电压比较高, 在低电源工作下需要对直流电平进行调整。

PHEMT 是微波单片集成电路和超高速数字电路领域中最具竞争力的器件。它的基本原理是采用调制掺杂结构, 形成二维电子气 (2DEG) 以提高载流子的迁移率, 增大载流子浓度。由于 PHEMT 独特的能带结构, 使其具有低噪声、高功率增益、低功耗、高效率等特点, 尤其对于短栅长的器件, 其特征频率和最高振荡频率是以上三种器件形式中最高的。所以, PHEMT 器件广泛应用于毫米波段低噪声放大器和功率放大器中。

(5) InP 基^[12]

InP 相对 GaAs 有大的晶格常数, 可以形成高 In 组分的 InGaAs。In_{0.53}Ga_{0.47}As 可以生长在 InP 衬底上, 因为两者晶格匹配。由于 In_{0.53}Ga_{0.47}As 的电子有效质量约为 GaAs 的一半, 其输运特性比 GaAs 要好, 电子的迁移率和饱和速度较高, InP HEMT 具有较高的 f_i 和 f_{max} 。InAlAs/InGaAs 异质结界面处导带不连续性较大, 因此有较大的 2DEG 浓度和输出电流。所以, 在功率应用方面, InP HEMT 具有一定的竞争力。但是其主要缺点是击穿电压低, 衬底非常昂贵且材料较脆。

(7) GaN 基^[13]

GaN 是新一代的宽禁带半导体材料, GaN 晶体管可耐受极度高温, 它具有较好的微波特性, 功率特性远远高于 Si、GaAs。并且 GaN 的击穿电场高, 可以工作在较高的工作电压下。所以对于高功率微波和毫米波的应用, 如基站, 是一个理想的材料。目前限制其应用的主要问题也是工艺不够成熟, 制造成本较高。

综上所述, 由于 GaAs 基器件高频特性好, GaAs IC 工艺成熟、性能可靠, GaAs 基 MMIC 已经成为射频与微波功率应用领域的主流技术。


1.2.2 功率 PHEMT 器件的主要优点

目前可用于微波功率晶体管的主要 GaAs 基器件形式有: MESFET、HBT、PHEMT, 主要 Si 基器件有 Si BJT、SiGe HBT。表 1.1 给出了不同器件在低噪声和功率应用时的性能对比。由表 1.1 可以看出, GaAs 基 HEMT 器件在功率应用方面, 尤其在低电压工作和高效率方面, 具有较大的优势。

图 1.2 给出了常见的 III - V 族器件的功率性能。由图中可以看出, GaAs PHEMT 在高频功率应用方面具有较大的优势。

表 1.1 不同器件的性能比较^[14]

性能指标		GaAs 基工艺			Si 基工艺	
		MESFET	HEMT	HBT	Si BJT	SiGe HBT
低噪声	LF < 100MHz	中	中	良	优	优
	RF 2GHz	优	优	优	良	良
	RF 10GHz	良	优	良		中
增益		中	优	优	优	优
功率	< 0.5W	优	优	优	良	良
	> 2.0W	优	优	优		
效率		良	优	良	中	中
低电压工作		良	优	良	良	良
RF 集成度 (模拟)		优	优	优	中	中
RF 集成度 (数字)		中	中	中	优	优
Power Supply		中	中	优	优	优

图 1.2 HEMTs, MESFETs 和 HBTs 的输出功率和频率的关系^[15]

相对而言, GaAs FET 器件(包括 MESFET、HEMT)相对于 HBT 有如下主要

优势^[16]:

- (1) HEMT 的制作工艺步骤最少, 使得 HEMT 器件和电路的成本相对得以降低。而 HBT 的制作工艺比较复杂, 发射极、基极、集电极均不在同一平面上, 增加了单片集成的复杂度。
- (2) GaAs FET 器件的热稳定性问题不像 HBT 那么严重, 因此可靠性相对较好。FET 中, 电子迁移率和饱和速率随着温度升高而下降。因此, 当输出电流增加时, 由于自热效应、器件的结温度上升, 导致载流子速率下降, 相当于负反馈作用, 阻碍了电流的进一步增大和器件温度的进一步升高。因此, 在多指结构的 FET 器件中, 没有电流扰乱现象。而 HBT 中, 不断升高的温度对电流起正反馈作用, 从而容易导致器件性能变坏甚至失效。
- (3) FET 器件的设计要比 HBT 简单。在 FET 工艺中, 最关键的步骤栅的制作可以用电子束曝光或者移相掩模等方法来解决。
- (4) 在低频时, HBT 的 $1/f$ 噪声较低, 但在高频时, FET 的噪声性能要优于 HBT。HBT 的噪声主要来自弹道噪声 (Shot Noise), 而 FET 的噪声由相对较小的热噪声决定。

1.2.3 HEMT 的主要器件结构

由于 HEMT 器件的应用频率和应用领域都很广, 因此在不同的场合人们常常根据不同的需要对 HEMT 器件进行优化设计。HEMT 器件性能的优化可以从材料和器件结构设计和工艺优化入手。经过 20 多年的发展, 已经有多种结构形式的 HEMT 器件相继被研制出来。

对于 HEMT 器件的沟道形式, 比较常见的主要有以下几种^[17]:

(1) 晶格匹配异质结沟道

这种结构由于具有易于生长出晶格完整的异质结沟道等特点, 很早就得到应用和研究。主要包括 GaAs 衬底上的 $\text{Al}_x\text{Ga}_{1-x}\text{As}/\text{GaAs}$ (通常 $x < 0.25$), InP 衬底上的 $\text{In}_{0.52}\text{Al}_{0.48}\text{As}/\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$ 。目前使用 $\text{In}_{0.5}\text{Ga}_{0.5}\text{P}$ 与 GaAs 形成晶格匹配的 HEMT 也得到极大重视。

(2) 应变沟道

提高 $\text{In}_x\text{Ga}_{1-x}\text{As}$ 沟道层中的 In 的组分, $\text{In}_x\text{Ga}_{1-x}\text{As}$ 的禁带宽度减小, 电子迁移率提高。这样可以得到更大的 ΔE_c 和更高的电子饱和漂移速度。然而, $\text{In}_x\text{Ga}_{1-x}\text{As}$

的晶格常数大于 GaAs 和 AlGaAs, 因此, $\text{In}_x\text{Ga}_{1-x}\text{As}$ 沟道层会受到来自与 GaAs 和 AlGaAs 晶格失配产生的应力。一般 x 取 0.2 左右, 并把 InGaAs 沟道层的厚度限制在临界厚度内以减少位错缺陷。对于 InP 材料来讲, 可以采用 In 组分大于 0.6 的材料, 来进一步改进性能。通常将具有应变沟道的 HEMT 叫做 PHEMT。

(3) 双异质结沟道

在沟道上下采用对称或不对称宽禁带材料, 从而在两侧形成高势垒, 使得电子更加有效的被束缚在沟道层中。同时如果两侧宽禁带材料都掺以施主杂质, 则沟道中的载流子浓度将大大提高, 从而满足大电流高功率的要求。在功率应用中, 双平面掺杂双异质结沟道 PHEMT 结构得到了广泛的应用, 图 1.3^[18]给出了双平面掺杂双异质结沟道的典型器件剖面图。

(4) 多沟道和组合沟道

采用多异质结形成多沟道并联的形式, 也可以大大增加二维电子气浓度, 提高输出电流。也可以采用两层或多层不同 In 组分的材料, 或者采用 In 组分缓变的形式, 从而利用势阱形状的改变来调节载流子在沟道中的分布。

图 1.4 给出了一种多沟道的功率 PHEMT 器件^[19], 它在一个双平面掺杂的 AlGaAs/InGaAs/AlGaAs 沟道上部还有一个 AlGaAs/GaAs 异质结形成的附加沟道, 附加沟道的存在大大增加了器件的总二维电子气浓度, 使得器件拥有较大的输出功率。




图 1.3 双异质结双平面掺杂 PHEMT 沟道




图 1.4 多沟道功率 PHEMT

(5) 在沟道中实现应力补偿

应变对沟道层材料的能带结构有一定影响。应力的存在会降低材料的稳定性。可以通过两种或多种不同晶格失配情况的材料组成应力补偿结构来提高器件的稳

定性。

表 1.2 给出了几种不同栅长、不同结构的 MESFET、HEMT、PHEMT 器件的性能比较。可以看出, HEMT 比 MESFET 具有更高的电子迁移率和饱和漂移速度, 因此跨导 g_m 、 f_T 、 f_{max} 等性能都得到了很大的提高, PHEMT 则比 HEMT 显示出更大的优越性。双异质结双平面掺杂的 Double PHEMT 由于具有更高的二维电子气浓度, 因此具有更大的输出电流 I_{DSS} 。所以, Double PHEMT 在功率应用方面具有很大的优势。

表 1.2 不同结构 MESFET、HEMT、PHEMT 器件的性能比较^[20]

DEVICE TYPE	LG (μm)	HALL MOBILITY (cm^2/V)	v_{sat} (cm/s)	I_{DSS} (mA/mm)	g_m (mS/mm)	f_T (GHz)	f_{max} (GHz)
GaAs MESFET	0.50	3000	6.9×10^6	170	250	22	45
HEMT	0.35	6000	N/A	120	280	N/A	N/A
HEMT	0.25	6000	6.3×10^6	220	320	40	80
pHEMT	1.00	7000	11.0×10^6	290	310	15	N/A
Single pHEMT	0.25	7000	7.8×10^6	220	450	55	105
Double pHEMT	0.25	5000	7.8×10^6	325	450	50	100
Double pHEMT	0.15	5000	7.8×10^6	325	450	95	180

1.3 功率 PHEMT 的研究进展

功率 PHEMT 的研究进展使异质结器件的应用从低噪声接收进入发射领域, 为极高性能的全单片化收发功能单元的实现奠定了基础。与传统的 GaAs MESFET 器件相比, InGaAs 功率 PHEMT 在保持频率优势的前提下, 具有功率输出密度大, 功率转换效率高等优点, 因此是一种理想的功率器件。近年来, 由于 MBE 等外延生长技术的进一步成熟, 以及单层与多层平面掺杂结构的采用, 二维电子气的特性有了很大的改进, 有利于器件获得更高的电流密度, 更强的载流子空间压缩效应以及更完善的界面状况 (改善器件的耐压性能)。这些都使得 AlGaAs/InGaAs 功率 PHEMT 具有更高的跨导, 更好的夹断特性, 更低的输出电导以及更高的击穿电压。目前, 国内制作的双异质结双平面掺杂 PHEMT 结构材料 2DEG 浓度已经达到 $2.0 - 4.0 \times 10^{12} \text{cm}^{-2}$, 霍尔迁移率在 $5000 - 6500 \text{cm}^2 \cdot \text{V}^{-1} \cdot \text{s}^{-1}$ [21], 非常适于用作功率器件。

20 世纪 80 年代末以来, 国际上就开始了 GaAs 功率 PHEMT 器件的研究, 国内近些年也取得了一定的研究进展, 所研制的 PHEMT 功率器件已经达到了 Ka 波段。表 1.3 列出了近些年来国内外 GaAs 功率 PHEMT 器件的研究进展。

表 1.3 功率 PHEMT 的研究进展

年份/出处	栅长 L(μm)	击穿电压 BV(V)	跨导 g_m (mS/mm)	I_{max} (mA/mm)	输出功率密度 (mW/mm)
国外研究进展					
1992[22]	0.25	$BV_{\text{gd}}=30$	510	540	
1992[23]	0.2		500~600	650~700	650/757
1993[24]	0.2	$BV=13.4$	545	580	833(32GHz) 823(44GHz)
1994[25]	0.25	$BV_{\text{gd}}=18\sim 20$	428	500~550 ($V_{\text{gs}}=0.7\text{V}$)	760(9GHz)
1995[26]	0.25	$BV_{\text{ds}}>15$			1000(8.5GHz)
1996[27]	0.8	$BV_{\text{gd}}>18$	>200	$I_{\text{dss}}>230$	
1997[28]	0.3	$BV_{\text{ds}}=24$		500	1080 (2GHz) 930(10GHz)
1999[29]	0.25	$BV_{\text{gd}}=23\sim 25$	450	600	1130
2000[18]	0.5	$BV_{\text{gd}}=12$	340	$I_{\text{dss}}=300$	
2002[30]	0.15	$BV_{\text{gd}}=14.1$	450	540	430(6~18GHz)
国内研究进展					
1999[31]	0.2		320	$I_{\text{dss}}=365$	380(33GHz)
2000[32]	0.7	$BV_{\text{gd}}>14$	260	520	557(11.2GHz)
2001[33]	0.2		330	$I_{\text{dss}}=380$	333(34GHz)

1.4 本课题的研究目的及意义

GaAs 半导体是重要的微电子、光电子材料, 近十年中, GaAs 半导体器件的销售量增长了近 4 倍, 尤其在功率器件方面。通信系统的 GaAs 半导体增长速率达到 33 - 40%。通信产业的发展给化合物半导体带来了前所未有的机遇。

功率晶体管是微波功率放大器中最重要的有源器件。目前可用于微波功率晶体管的主要 GaAs 基器件形式有: MESFET、HBT、PHEMT。一般说来, 1GHz 以下主要用 MESFET; 1 ~ 10GHz 主要的器件是 MESFET、HBT、PHEMT; 10 ~ 100GHz 频段范围则主要被 PHEMT 所占领。可以看出, PHEMT 器件是功率放大器中首选的器件之一。

PHEMT 是微波单片集成电路和超高速数字电路领域中最具竞争力的器件。它的基本原理是采用调制掺杂结构, 形成二维电子气以提高载流子的迁移率, 增

大载流子浓度。由于 PHEMT 独特的能带结构,使其具有低噪声、高功率增益、低功耗、高效率等特点,尤其对于短栅长的器件,其特征频率和最高振荡频率是以上三种器件形式中最高的。所以, PHEMT 器件广泛应用于微波和毫米波段低噪声放大器和功率放大器中。

HEMT 是国防、通信、航天等高新技术领域所需的关键器件之一,功率 PHEMT 器件由于其高功率、高效率、优良的线性,能在较大的电压范围内正常工作,被广泛用于相控阵雷达、卫星通讯、无线本地环(LAN)、个人通讯系统(PCS)等等,特别是它在毫米波高端有良好的功率和效率的特性,使其成为毫米波高端应用的主流器件,美、日等技术大国在该技术方面已对世界形成了垄断的格局。因此,开展对功率 PHEMT 晶体管的研究,缩短我国在该技术方面同国际水平的差距,摸索并完善面向实用化的工艺流程,满足国内高科技领域和国防的急需,对我国高速器件相关的高科技和国防系统的发展具有非常重要的意义。

1.5 本论文的主要研究内容

作者自 2001 年 9 月以来,在导师吴德馨院士的指导和中科院微电子中心化合物半导体器件和电路实验室全体人员的大力协助下,开展了对双异质结双平面掺杂的 GaAs PHEMT 功率器件的研究,主要在建立双异质结双平面掺杂 HEMT 器件的电荷控制模型, GaAs PHEMT 单管和多指功率管器件结构设计和版图设计,器件重要单项工艺等方面进行了研究。本论文的主要内容包括:

(1) 针对在功率 PHEMT 器件中常用到的双异质结双平面掺杂结构,利用泊松方程以及异质结能带理论,通过对费米能级的线性近似,推导了新的基于双异质结双平面掺杂 DH-HEMT 器件的电荷控制模型,计算分析了沟道顶部和底部平面掺杂浓度,栅金属与顶部平面掺杂层距离等材料结构尺寸对 DH-HEMT 器件阈值电压和二维电子气浓度的影响,这对于我们改进材料结构,设计所需的增强型或耗尽型双异质结双平面掺杂 HEMT 器件具有较强的指导意义。

(2) 为了获得具有大的击穿电压和输出电流的功率 PHEMT 器件,我们设计了一种新的具有 AlAs 选择腐蚀截止层的双选择腐蚀栅槽(Double Selective Recess)外延层结构,同时采用了双异质结双平面掺杂的外延层结构以提高 PHEMT 器件的输出电流,并且采用偏栅的器件结构来提高器件的击穿电压。

(3) 利用理论分析和经验公式,设计了 GaAs 功率 PHEMT 单管和交叉指结构多指功率管,综合考虑本实验室四英寸 GaAs 实验线的特点,制定了一整套全新

的具有双选择腐蚀栅槽结构的功率 PHEMT 器件的版图设计规则,并将其成功的应用到版图设计中。

(4) 在进一步完善 GaAs PHEMT 器件工艺的基础上,重点研究了和功率 PHEMT 器件相关的重要单项工艺:台面隔离,欧姆接触,选择腐蚀栅槽、电镀空气桥工艺以及 GaAs 背面通孔工艺,并提出了相应的改进方案,获得了较好的效果。

(5) 测试了小尺寸器件的直流和高频特性,获得了良好的器件性能,得到了较高的输出电流和击穿电压。并将双异质结双平面掺杂的 DH-PHEMT 器件性能与传统的单平面掺杂的 SH-PHEMT 器件进行了比较,发现 DH-PHEMT 器件具有输出电流大,线性度高,具有较大的增益带宽等优点,是适合于功率应用的理想器件。同时测量了多指功率管的直流输出特性和高频特性。测试结果表明我们制作的器件具有良好的直流和高频性能,基本达到了设计要求。

第二章 GaAs HEMT 的原理及结构设计

2.1 GaAs HEMT 器件原理

HEMT 是利用异质结材料能带的不连续性实现掺杂原子和载流子在空间上的分离，在异质结界面处形成二维电子气。由于减小了库仑散射的影响，HEMT 的性能较传统的 MESFET 有了较大的提高。HEMT 通常也被称为调制掺杂场效应晶体管 (MODFET)、二维电子气场效应晶体管 (TEGFET) 以及选择掺杂场效应晶体管 (SDFET)。

2.1.1 HEMT 的材料结构

由于 III—V 族化合物半导体材料种类很多，可以形成不同组分比例的三元、四元合金，并且具有直接带隙等优点，因此，在异质结生长中应用的最为广泛。常见的 III—V 族化合物半导体材料的晶格常数和能隙如图 2.1^[34]所示。




图 2.1 III—V 化合物半导体最小能带间隙和晶格常数的关系

自 80 年代中期以来，人们对晶格失配的异质外延进行了研究。Matthews 等人据此发展了应变异质结构生长和临界厚度的概念^[35]。当两种材料晶格常数有一定差别但又差别很小时，在外延层很薄时，外延层受到拉应力或压应力的作用而产生应变，其晶格常数与衬底的相同，外延层是无位错、连续的，例如常见的 $\text{Al}_x\text{Ga}_{1-x}\text{As}/\text{GaAs}$ 异质结的晶格失配度小于 0.1%，可以近似认为晶格匹配。晶格匹配的材料容易生长出无位错的异质结。当应变层加厚到一定程度后，形变原子键

数目加大，在一些点的应变能量会超过形成表面位错的能量，导致应力释放，产生弛豫，从而形成大量位错，大大降低了外延层的质量。由于应力或应变势能面密度都随应变层的厚度增加而增加，外延层一定要控制在一个临界厚度范围内。图 2.2 给出了在 GaAs 衬底上生长 $\text{In}_x\text{Ga}_{1-x}\text{As}$ 薄层临界厚度与 In 组分的关系。




图 2.2. GaAs 衬底上生长 $\text{In}_x\text{Ga}_{1-x}\text{As}$ 薄层临界厚度与 In 组分的关系

$\text{Al}_x\text{Ga}_{1-x}\text{As}$ 和 $\text{In}_y\text{Ga}_{1-y}\text{As}$ 的禁带宽度和晶格常数分别近似为:

$$E_g(\text{Al}_x\text{Ga}_{1-x}\text{As}) = 1.424 + 1.247x; \quad E_g(\text{In}_y\text{Ga}_{1-y}\text{As}) = 1.424 - 1.064y;$$

$$a(\text{In}_y\text{Ga}_{1-y}\text{As}) = 5.6533 + 0.0089x; \quad a(\text{In}_y\text{Ga}_{1-y}\text{As}) = 5.6533 + 0.405y;$$

随着 y 增大, $\text{In}_y\text{Ga}_{1-y}\text{As}$ 外延层材料的晶格常数增加, 其临界厚度减小, 而 $\text{Al}_x\text{Ga}_{1-x}\text{As}/\text{In}_y\text{Ga}_{1-y}\text{As}$ 异质结的带隙差增大, 有利于获得性能更好的异质结器件。

利用这些不同结构的异质结材料, 人们可以制作出具有特定电学、光学性能的半导体器件来。HEMT 就是伴随着异质外延技术而发展起来的一种重要的新型器件。

2.1.2 HEMT 器件的工作原理

HEMT 器件是在 MESFET 基础上逐步发展起来的异质结场效应器件, 图 2.3, 2.4^[36]分别给出了 GaAs MESFET 和 GaAs HEMT 两种器件结构。

MESFET 分为增强型和耗尽型。由图 2.3 可以看出栅压和漏压的变化, 沟道的宽窄发生变化, 沟道中电场的分布也发生变化。从源端出发的电子在电场的作用下不断加速, 当漏压较小时, 电子的漂移速度随电场的增加而增加, 即 I_{ds} 和 V_{ds} 呈线形关系; 当电场继续增加时, I_{ds} 随 V_{ds} 的变化变缓; 当电场达到或超过临界电场时, 电子速度趋于饱和, 因此出现了 I_{ds} 饱和特性。




图 2.3 MESFET 器件结构图及在不同栅压、漏压下的电场分布和 I-V 特性




图 2.4 HEMT 器件结构图

HEMT 器件结构是在半绝缘 GaAs 衬底上生长 n 型掺杂的 AlGaAs 及 n⁺顶层。源、漏电极制作在 n⁺GaAs 顶层上，肖特基栅制作在 AlGaAs 上。若零栅压下肖特基栅下的耗尽层与异质结的耗尽层恰好连通，在 $V_{ds} > 0$ 时，增加负栅压，耗尽层加深，同时，费米能级向势阱底部下移，电子密度减小，直到 $N_s = 0$ 无电流输出，称之为夹断。同样，HEMT 器件也分为耗尽型和增强型。

2.1.3 HEMT 器件的电荷控制模型

所谓电荷控制模型是在无漏极电压时，栅压对二维电子气的调制作用。

HEMT 是通过栅电压控制沟道内二维电子气密度来实现其功能的。HEMT 的基本工作原理可以用沿着异质结界面方向的一维线性电荷控制模型来描述。

HEMT 异质结界面处的二维电子气浓度 n_s 可以根据异质结的能带结构近似地计算出来。

$$n_s = \frac{\varepsilon_1}{q(d_T + \Delta d)} (V_{gs} - V_{TH})$$

其中, d_T 为栅金属距沟道顶部异质结界面距离, $\Delta d = \frac{a\varepsilon}{q}$, $a=0.125 \times 10^{-16} \text{V}\cdot\text{m}^2$,

ε 是材料的介电常数, V_{TH} 是器件的阈值电压, 它与势垒层厚度 d 和掺杂浓度有关, 可由式 (2-1) 获得:

$$V_{TH} = \phi_m - \Delta E_c - (q/\varepsilon) \int_0^d N_d(x) x dx \quad (2-1)$$

$$\text{均匀掺杂的 HEMT 器件的 } V_{TH} = \phi_m - \Delta E_c - \frac{qN_D d^2}{2\varepsilon} \quad (2-2)$$

$$\text{平面掺杂的 HEMT 器件的 } V_{TH} = \phi_m - \Delta E_c - \frac{qN_D d}{\varepsilon} \quad (2-3)$$

2.1.4 HEMT 器件的 I-V 特性

由 HEMT 电荷控制模型可以推导出 I-V 模型来。前面的电荷控制模型反应了漏极电压 $V_{ds}=0$ 时的载流子分布情况, 而 I-V 特性是同时考虑栅压和漏压对沟道电荷的调制作用。若只考虑二维电子气导电, 电子的面电荷密度可近似为栅电压和沟道电压 (沿平行异质结的 x 方向) 的线性函数, 即

$$N_s(x) = \frac{\varepsilon}{q(d_T + \Delta d)} [V_{gs} - V(x) - V_{TH}] \quad (2-4)$$

V_{TH} 是阈值电压, 根据电流连续性原理, 沟道内各处的电流应该相等。距离源端为 x 处的二维电子气形成的沟道电流大小为:

$$I = ZqN_s(x)v(x) = \text{const} \quad (2-5)$$

式中 Z 是栅宽, $v(x)$ 是电子速度。

1) 当器件工作在线性区, 假设迁移率 μ_n 为常数, 那么

$$I_d = \frac{\varepsilon Z}{d_T + \Delta d} [V_{gs} - V_{TH} - V(x)] \mu_n \frac{dV(x)}{dx} \quad (2-6)$$

根据电流连续性原理对 (2-6) 式作积分 $\int I_d$ 得到

$$I_d = \beta \left[(V_{gs} - V_{TH}) V_{DS} - \frac{V_{DS}^2}{2} \right] \quad (2-7)$$

$$\text{其中 } \beta = \frac{\varepsilon \mu_n Z}{(d_T + \Delta d) L}$$

L 为沟道长度

2) 当器件工作在饱和区, 电子速度达到饱和。此时沟道内场强为

$$\frac{dV(x)}{dz} = E_{crit},$$

$$\text{则 } I_{dss} = \beta V_0^2 \left(\sqrt{1 + \left(\frac{V_{gs} - V_{TH}}{V_0} \right)^2} - 1 \right). \quad (2-8)$$

其中 $V_0 = E_{crit} L_g$

2.1.5 小信号模型

HEMT 器件的小信号模型如图 2.5 所示。




图 2.5 HEMT 的小信号等效电路模型

HEMT 在饱和区工作下的本征跨导为:

$$g_{m0} = \left. \frac{dI_{dss}}{dV_{GS}} \right|_{V_{ds}=const} = \frac{\beta(V_{GS} - V_{off})}{\sqrt{1 + \left(\frac{V_{GS} - V_{off}}{V_0} \right)^2}} \quad (2-9)$$

考虑寄生电阻 R_s 则实际测量的跨导 $g_m = \frac{g_{m0}}{1 + g_{m0} R_s}$

$$\text{栅源电容 } C_{GS} = \frac{dQ_T}{dV_{GS}} = \frac{L_g}{v_{sat}} g_m$$

其中 Q_T 是沟道内存储的电荷: $Q_T = W_g q \int_0^{L_g} n_s(z) dz$ 。

$$\text{HEMT 器件的截止频率 } f_T = \frac{g_m}{2\pi(C_{gs} + C_{gd})} \quad (2-10)$$

最大振荡频率

$$f_{\max} = \frac{f_T}{\sqrt{4g_{ds} \left(R_{gs} + \frac{R_s + R_g}{1 + g_m R_s} \right) + \frac{4C_{gd}}{5C_{gs}} \left(1 + \frac{2.5C_{gd}}{C_{gs}} \right) (1 + g_m R_s)^2}} \quad (2-11)$$

2.2 双异质结双平面掺杂 HEMT 器件的电荷控制模型

在功率应用中，往往需要采用双平面掺杂结构或者多沟道结构，以进一步提高 HEMT 器件的二维电子气浓度，从而提高输出电流。其中，又以双异质结双平面掺杂的 HEMT 结构（DH-HEMT）应用最为广泛。




图 2.6 单平面掺杂的 GaAs HEMT 能带结构




图 2.7 双异质结双平面掺杂的 GaAs HEMT 能带结构

基于均匀掺杂的 HEMT 结构^[37]和基于单平面掺杂的 HEMT 结构（SH-PHEMT）的电荷控制模型已经有了很多报道^{[38][39][40]}。Cazaux 等^[41]报道了

双异质结均匀掺杂的 HEMT 结构，但是双异质结双平面掺杂的 DH-HEMT 的电荷控制模型目前仍然报道的较少，并且需要繁琐的基于泊松、薛定谔方程的数值计算^{[42][43]}。我们结合泊松方程和异质结能带理论，通过一定的近似计算，得到了双异质结双平面掺杂 HEMT 器件的电荷控制模型。

图 2.6、图 2.7 分别给出了单平面掺杂的 GaAs SH-HEMT 以及双异质结双平面掺杂的 GaAs DH-HEMT 的导带能带图。由图中可以看出，GaAs SH-HEMT 的导带带在顶部异质结界面处形成一个三角形势阱，而 GaAs DH-HEMT 在沟道两侧的异质结处各自形成一个三角形势阱，在沟道厚度较小时，也可近似认为形成一个方形势阱。

所研究的器件具有典型的 DH-HEMT 器件外延结构，AlGaAs 肖特基势垒层厚度为 d ，GaAs 或 InGaAs 沟道宽度为 d_w ，沟道两侧分别是 AlGaAs 间隔层 (spacer layers)，厚度分别为 e_1 、 e_2 和 δ 掺杂层 (δ_1 和 δ_2)， δ 掺杂的厚度假设分别为 10\AA 。 F_1 、 F_2 分别为顶部和底部异质结界面处靠近 AlGaAs 侧的电场强度。在外加在栅上的负电压为 V_{gs} 的时候，导带的能带结构如图 2.7 所示，其中费米能级在纵坐标为 0 的位置上。

当沟道厚度 (d_w) 较大时，可以近似认为在沟道中形成两个相对的三角形势阱，并可以假设在两个三角形势阱中分别形成两组二维电子气，浓度分别为 n_{s1} (顶部) 和 n_{s2} (底部)，总的二维电子气浓度 n_{sT} 可以看成两组二维电子气浓度的和，即：

$$n_{sT} = n_{s1} + n_{s2}。$$

A. 顶部异质结方程

从图 2.7 所示的顶部异质结的电场分布，可以列出方程：

$$V_{d1} = \phi_m - V_{gs} - \Delta E_{c1} + E_{f1} \quad (2-12)$$

结合泊松方程，在 $x=0$ 和 $x=d_T$ 之间有：

$$V_{d1} = -F_1 d_T + V_{\rho 1} \quad (2-13)$$

$$\text{其中 } V_{\rho 1} = \frac{qN_{\delta 1}}{\epsilon_1} \left(d + \frac{\delta_1}{2} \right), \quad F_1 = \frac{qn_{s1}}{\epsilon_1}$$

B. 底部异质结方程

根据图 2.7，同样不难列出：

$$V_2 = \Delta E_{c2} - E_{f2} - V_\delta \quad (2-14)$$

在 $x = d_T + d_w$ 和 $x = d_T + d_w + e_2 + \delta_2$ 之间有:

$$V_2 = -F_2(\delta_2 + e_2) - V_{p2} \quad (2-15)$$

$$\text{其中 } V_{p2} = \frac{qN_{\delta 2}}{\epsilon_2} \left(\frac{\delta_2}{2} \right), \quad F_2 = -\frac{qN_{\delta 2}}{\epsilon_2}$$

C. 沟道区域方程

列出沟道内的泊松方程, 将沟道上下的电场 F_1 、 F_2 和 2DEG 浓度联系起来

$$\epsilon_1 F_1 - \epsilon_2 F_2 = q(n_{s1} + n_{s2} + N_A d_w) \quad (2-16)$$

其中 N_A 是未掺杂沟道的背景受主浓度, 近似为 $1.0 \times 10^{15} \text{ cm}^{-3}$ 。

由 (2-12) - (2-15) 式分别解出 F_1 、 F_2 , 代入 (2-16),

并代入 $F_2 = -\frac{qN_{\delta 2}}{\epsilon_2}$, 可得:

$$qn_{sT} = \frac{\epsilon_1}{d_T} \left[V_{gs} - \phi_m + \Delta E_{cl} + V_{p1} - E_{f1} + \Delta E_{c2} + V_{p2} - E_{f2} + V_k - \frac{qN_A d_w d_T}{\epsilon_1} - V_\delta \right]$$

$$\text{其中 } V_k = qN_{\delta 2} \left(\frac{d_T}{\epsilon_1} - \frac{e_2}{\epsilon_2} \right) \quad (2-17)$$

费米能级 E_{f1}, E_{f2} 是二维电子气浓度的函数, 严格的解需要通过自洽求解泊松方程和薛定谔方程得到。自洽计算指出, 对于 $n_s > 5 \times 10^{11} \text{ cm}^{-2}$, Fermi 能级 E_f 随 n_s 的变化为线性的关系^{[38][44]}。一个典型的自洽计算结果如图 2.8 所示。




图 2.8 相对于导带底的 Fermi 能级与 2DEG 密度关系

在近似情况下, 可以认为 $E_f = E_{f0}(T) + an_s$,

对于 AlGaAs/GaAs/AlGaAs 结构, $a=0.125 \times 10^{-16} \text{V} \cdot \text{m}^2$, $T=300\text{K}$ 时, $E_{fp}(T)=0$; 在 77K 以下 $E_{fp}(T)=25\text{meV}$ 。

采用上述的线性近似后, 可以得到 300K 时

$$E_{f1} = an_{s1}, \quad E_{f2} = an_{s2}$$

代入 (2-17), 得到

$$n_{sT} = \frac{\varepsilon_1}{q(d_T + \Delta d)} (V_{gs} - V_{TH}) \quad (2-18)$$

$$\text{其中 } \Delta d = \frac{a\varepsilon_1}{q}$$

$$V_{TH} = \phi_m - \Delta E_{c1} - V_{p1} - \Delta E_{c2} - V_{p2} - V_k + \frac{qN_A d_w d_T}{\varepsilon_1} + V_\delta \quad (2-19)$$

(2-18) 式即为 DH-HEMT 器件的电荷控制模型。 V_{TH} 即为 DH-HEMT 器件的阈值电压。(2-18) 和 (2-19) 式与文献[41]中报道的双异质结双均匀掺杂 DH-HEMT 的电荷控制模型具有类似的形式, 只是由于双平面掺杂的缘故, 导致了 V_{p1} , V_{p2} 和 V_k 的函数表达式不同。

对于顶部的 2DEG 浓度 n_{s1} , 由 (2-12)、(2-13) 式可以得到:

$$qn_{s1} = \frac{\varepsilon_1}{d_T} (V_{gs} - \phi_m + \Delta E_{c1} + V_{p1} - E_{f1})$$

代入 $E_{f1} = an_{s1}$ 可以得到

$$n_{s1} = \frac{\varepsilon_1}{q(d_T + \Delta d)} (V_{gs} - V_{TH1}) \quad (2-20)$$

$$\text{其中 } \Delta d = \frac{a\varepsilon_1}{q}$$

$$\begin{aligned} V_{TH1} &= \phi_m - \Delta E_{c1} - V_{p1} \\ &= \phi_m - \Delta E_{c1} - \frac{qN_{\delta 1}}{\varepsilon_1} \left(d + \frac{\delta_1}{2} \right) \\ &\approx \phi_m - \Delta E_{c1} - \frac{qN_{\delta 1}d}{\varepsilon_1} \end{aligned} \quad (2-21)$$

(2-20) 式即为单平面掺杂的 HEMT 器件的电荷控制模型, (2-21) 式是单平面掺杂 HEMT 的阈值电压公式, 和 (2-3) 式以及文献[40]的报道完全相同。

$$\text{底部的 2DEG 浓度为 } n_{s2} = n_{sT} - n_{s1} \quad (2-22)$$

当底部 δ 掺杂浓度足够高时，底部的掺杂平面部分电离， V_{δ} 近似钉扎在 $0.01\text{eV}^{[45]}$ ，这已经在自恰的数值计算结果中得到验证。模型只适用于费米能级在底部平面掺杂层钉扎在一个固定值的情况下，这需要忽略在底部 δ 掺杂以外的区域的电势平衡。

$$\text{Al}_x\text{Ga}_{1-x}\text{As} \text{ 的介电常数 } \varepsilon(x) = (13.18 - 3.12x) \cdot \varepsilon_0$$

假设沟道上下均为 $\text{Al}_{0.24}\text{Ga}_{0.76}\text{As}$ ，即 $x=0.24$

$$\text{则 } \varepsilon_1 = \varepsilon_2 = \varepsilon(0.24) = 1.10 \times 10^{-12} \text{F/cm}$$

对于 $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 和 GaAs ， $\Delta E_{\text{gg}} = 1.247x$

当 $x < 0.45$ 时，禁带宽度差 $\Delta E_{\text{g}} = \Delta E_{\text{gg}} = 1.247x$

$$\text{导带带系差 } \Delta E_{\text{c1}} = \Delta E_{\text{c2}} = \Delta E_{\text{c}} \approx 0.6 \Delta E_{\text{g}} = 0.6 \Delta E_{\text{gg}} = 0.6 \times 1.247 \times 0.24 = 0.18\text{eV}$$

$$\text{取 } \phi_m = 1\text{V}, d_w = 120\text{\AA}, e_1 = 20\text{\AA}, e_2 = 40\text{\AA}$$

将上述各常量代入 (2-19) 式，计算出阈值电压 V_{TH} 和栅金属与顶部平面掺杂层的距离 d (即肖特基势垒层厚度) 的关系如图 2.9、图 2.10 所示。图 2.11 给出了 $N_{\delta 2}$ 一定时， $N_{\delta 1}$ 和阈值电压的关系。

由图 2.9、图 2.10 和图 2.11 可以看出，随着 d 的增大，阈值电压 V_{TH} 减小，而平面掺杂浓度 $N_{\delta 1}$ 或 $N_{\delta 2}$ 越大， V_{TH} 越小。对阈值电压的分析计算可以帮助我们改进材料结构，有助于我们设计所需的增强型或耗尽型双异质结双平面掺杂 HEMT 器件。




图 2.9 $N_{\delta 2}$ 一定、 $N_{\delta 1}$ 取不同值时 V_{TH} 和 d 的关系




图 2.10 $N_{\delta 1}$ 一定、 $N_{\delta 2}$ 取不同值时 V_{TH} 和 d 的关系




图 2.11 $N_{\delta 2}$ 一定、 d 取不同值时 V_{TH} 和 $N_{\delta 1}$ 的关系




图 2.12 $N_{\delta 1}$ 、 $N_{\delta 2}$ 一定、 d 取不同值时 2DEG 浓度和栅压 V_{GS} 的关系

图 2.12 给出了由 (2-18) 式计算出的 DH-HEMT 器件的二维电子气浓度和栅压 V_{gs} 的关系, 由图中可以看出, 在二维电子气浓度未达到饱和前, 当栅压 $V_{gs} < V_{TH}$ 时, 2DEG 浓度为 0, 即器件完全夹断; 当栅压 $V_{gs} > V_{TH}$ 时, 2DEG 浓度随着栅压增大而线性增加, 直到达到最大浓度。当 d 较小时, 阈值电压较大 (绝对值较小), 2DEG 浓度随栅压 V_{gs} 变化较快。由于输出电流近似与沟道中的 2DEG 浓度成线性关系, 因此 d 较小时, 输出电流随栅压 V_{gs} 变化较快, 即此时器件的跨导较大, 这与我们的实验结果相符。

2.3 GaAs 功率 PHEMT 器件材料结构设计

MESFET 作为一种在同质材料中掺杂的场效应器件, 为获得高导电沟道, 掺杂浓度与迁移率存在着突出矛盾, 使器件性能如频率、跨导等受到了限制。后来人们想到利用异质结构中的带隙差, 掺杂施主母体保留在宽禁带材料的一侧, 施主与电子的分离减弱了杂质散射, 提高了迁移率。同时, 宽带材料的掺杂浓度也可以进一步提高或采用平面掺杂。因此, 从同质结构 MESFET 到异质结构 HEMT, 是材料结构发展的一个变革。

若将沟道材料从 GaAs 变成 $In_xGa_{1-x}As$, 即形成了 AlGaAs/InGaAs 赝配异质结构 PHEMT, 可以得到更大的 ΔE_c , 从而获得更高的二维电子气浓度, 同时电子在 InGaAs 中迁移率大于 GaAs, 这种异质结构有其更大的优越性。由于 $In_xGa_{1-x}As$ 的晶格常数大于 GaAs 和 AlGaAs, 因此, $In_xGa_{1-x}As$ 沟道层会收到来自 GaAs 和 AlGaAs 层晶格失配产生的应力。一般 x 取 0.2 左右, 并把 $In_xGa_{1-x}As$ 沟道层的厚度设计在临界厚度之内以减少位错缺陷。

对于功率 PHEMT 来说, 器件结构的设计主要考虑以下问题:

最主要的是获得大的输出电流和击穿电压。为获得大的输出电流, 需要更高的二维电子气浓度, 可以采用双异质结结构或多异质结形成多沟道来进一步提高二维电子气浓度。双异质结结构是功率 PHEMT 器件较常用的结构, 在 InGaAs 沟道上下两侧采用对称或不对称的宽禁带材料, 从而在两侧形成高势垒, 使得电子被束缚在沟道层中。并且, 如果两侧宽禁带材料都掺以施主杂质, 则沟道内的载流子浓度比单异质结沟道有显著的提高。双异质结双平面掺杂 DH-PHEMT 二维电子气浓度随顶部 δ 掺杂浓度和栅压的变化关系如图 2.13 所示^[46], 相应的 DH-PHEMT 器件结构如图 2.14 所示。





图 2.13 2DEG 浓度随栅压及 δ 掺杂浓度的变化 图 2.14 双平面掺杂 PHEMT 栅漏区域截面图

功率 PHEMT 器件要求有高的栅漏反向击穿电压 (BV_{gd})。首先，高的 BV_{gd} 有利于延长器件寿命，其次，使器件可以工作在更高的漏电压下，得到更大的功率输出同时不损害功率增益。

研究表明，双异质结双平面掺杂 DH-PHEMT 的最大电场强度 E_{max} 出现在栅漏区域靠近栅的地方（参见图 2.14）， E_{max} 和 AlGaAs 势垒层厚度、顶部 δ 掺杂浓度以及栅到靠近漏端的凹槽边缘距离 d 有着较大关系。图 2.15 (a) (b) (c) 给出了这些参数对 E_{max} 的影响。由图中可以看出，增大 d 、 $L1$ 、降低顶部 δ 掺杂浓度 δ_1 都对提高器件的击穿电压有利。但是，对器件的跨导、输出电流等可能会有不利影响，因此需要折中考虑。




图 2.15 DH-PHEMT 器件最大电场强度与 d , $L1$, δ_1 的关系

在提高 PHEMT 器件的击穿电压方面，国际上已经展开了大量的研究，目前的研究结果表明，PHEMT 器件中采用适当的电荷屏蔽层和双凹槽栅工艺（Double Recess Gate Process）可以有效的降低表面效应，从而使 PHEMT 器件的反向击穿电压得到提高，同时晶体管的 RF 特性不受损害。

瞬态电流的退化在 GaAs PHEMT 器件中要比 MESFET 中严重的多, 因为 PHEMT 器件的沟道比较窄以及 AlGaAs 的表面特性决定的。AlGaAs 的表面聚集了大量的表面态, 这些表面态能俘获沟道中的电子, 从而降低了在栅金属边靠近漏极的电场, 提高了击穿电压。宽凹槽 WR-PHEMT 有大量暴露出的 AlGaAs 表面, 由于表面俘获电荷的寄生栅效应 (Parasitic Gating), 缓和了靠近漏端的栅金属下的强电场, 从而提高了击穿电压, 但这种效应也导致 RF 电流的退化^[47]。因此, 简单的提高凹槽宽度来提高击穿电压是不可行的。

过量表面电荷引起的寄生栅效应应该消除或者屏蔽起来, 由于消除后击穿电压会下降, 因此屏蔽是最好的选择。双凹槽工艺可有效的实现这个目的。

在双凹槽工艺中, 第一步, 宽的凹槽腐蚀停止在轻掺杂的 GaAs 层上, 只保留 50Å 左右的轻掺杂 GaAs 在表面; 第二步, 窄的凹槽腐蚀进 n-AlGaAs 层, 得到需要的沟道电流。图 2.16 给出了一种双凹槽结构的 PHEMT。




图 2.16 双凹槽工艺得到的 HB-PHEMT 的截面图

屏蔽层由薄的轻掺杂的 GaAs 层构成, 由于该层的存在, 屏蔽了沟道与表面电荷, 使得表面电荷的寄生栅效应对沟道电荷的调制作用降低。因此, 器件既得到了高击穿电压, 又不至于影响其 RF 电流特性。这种新结构的 PHEMT 器件称为高击穿电压 HB-PHEMT。HB-PHEMT 的缺点在于其漏极延迟时间相对提高, 使得频率特性有所下降。

在双凹槽结构中, 负的表面势在栅和漏的帽层中产生一个耗尽区, 加上的漏电压会在耗尽区中有一定的分压, 也就使得在栅附近的最大电场强度下降, 电场扩展到靠近漏的区域。因此, 击穿电压得到了明显提高。如图 2.17^[28]所示。

在 PHEMT 工艺制作过程中, 栅槽的腐蚀是对器件成品率产生最大影响的重要工艺, 对于器件的输出电流、跨导以及夹断电压等有很大关系。双凹槽结构由于增加了一步栅槽腐蚀, 使得这一步工艺显得更加关键。为了保证腐蚀的均匀性

和可重复性，通常加入很薄的选择腐蚀截止层如 AlAs、AlGaAs 或 InGaP^{[48][49]}，采用适当的选择腐蚀液，使得腐蚀在所需要的深度自动截止，从而提高器件的成品率。图 2.18 给出了四种不同的栅槽腐蚀工艺的示意图^[50]。




图 2.17 模拟得到的单凹槽和双凹槽结构 PHEMT 的沿沟道的电场强度分布




图 2.18 四种不同的栅槽腐蚀工艺

另外，在凹槽中栅采用偏置（偏向源）结构，有利于提高跨导和反向击穿电压 BV_{gd} 。如图 2.19 所示。由于偏栅结构提高了栅漏间距，同时降低了源电阻，因此有利于提高 HEMT 器件的性能。




图 2.19 偏置栅和居中栅的跨导 g_m 和击穿电压 BV_{gd} 的比较图（器件其它参数完全相同）

根据上述讨论，设计的 PHEMT 器件外延层结构如下：

Layer description	Layer	Al or In content	Thickness(Å)	Dopant	concentration
Cap	n-GaAs		400	Si	$5 \times 10^{18} \text{cm}^{-3}$
Etch stop	i-AlAs	1.00	15		
Cap	i-GaAs		60		
Schottky layer	i-AlGaAs	0.24	300		
	Delta Doping			Si	$4 \times 10^{12} \text{cm}^{-2}$
Spacer	i-AlGaAs	0.24	20		
Channel	InGaAs	0.22	120	Si	$8 \times 10^{17} \text{cm}^{-3}$
Spacer	i-AlGaAs	0.24	40		
	Delta Doping			Si	$1.5 \times 10^{12} \text{cm}^{-2}$
Buffer	i-AlGaAs	0.24	200		
Supperlattice buffer layer	$10 \times \frac{\text{AlGaAs}}{\text{GaAs}}$	0.24	200		
			15		
buffer	i-GaAs		2000		
SI GaAs Substrate Dia. 100mm					

我们设计的功率 PHEMT 器件采用双栅槽结构以提高击穿电压，帽层结构中采用的 AlAs 选择腐蚀截止层来提高栅槽腐蚀的均匀性。并且采用了双异质结双平面掺杂结构以提高输出电流，同时采用均匀掺杂的 InGaAs 沟道也进一步提高了载流子的浓度。在沟道两侧分别是 AlGaAs 间隔层和 Si 平面掺杂层。缓冲层采用 AlGaAs/GaAs 超晶格结构，以避免来自衬底的影响。

2.4 小结

本章首先简要介绍了 HEMT 的工作原理，并且在泊松方程以及异质结能带理论的基础上，通过采用费米能级的线性近似，推导并获得了新的基于双异质结双平面掺杂的 DH-HEMT 器件的电荷控制模型，给出了 DH-HEMT 器件阈值电压的数学表达式。并且根据我们的模型，计算分析了沟道顶部和底部平面掺杂浓度，栅金属与顶部平面掺杂层距离等材料结构尺寸对 DH-HEMT 器件阈值电压和二维电子气浓度的影响。最后分析功率 PHEMT 器件的材料结构和器件几何参数对器件

性能的影响。根据功率器件的要求，结合 PHEMT 的特点，我们采用了一种具有 AlAs 选择腐蚀截止层的双选择腐蚀栅槽（Double Selective Recess）结构和偏栅结构来提高器件的击穿电压，同时设计了新的双异质结双平面掺杂的外延层结构以提高 PHEMT 器件的输出电流。

第三章 GaAs 功率 PHEMT 晶体管结构及版图设计

本章主要讨论了 GaAs 功率晶体管结构设计和版图设计。第一部分根据理论分析和经验公式对 GaAs 功率 PHEMT 器件进行设计计算；第二部分根据我们的工艺条件制定了版图设计规则，并依据设计规则设计了单管和多指功率管的版图，同时给出版图说明。

3.1 GaAs 功率 PHEMT 晶体管设计

3.1.1 功率 PHEMT 设计指标

我们的设计目标是研制工作频率在 L~C 波段下输出功率为 1W 的功率 PHEMT 器件，各项设计指标设定如下：

表 3.1 功率 PHEMT 晶体管的设计指标

功率 PHEMT 参数	设计值
工作频带	L~C 波段
输出功率	1W
最大输出电流	500mA/mm
击穿电压	15V

3.1.2 功率 PHEMT 设计流程

对于晶体管的设计，需要考虑的方面很多，完善的设计包括结构设计、电学设计、可靠性设计等等。对于功率 FET 来说，主要应把握五个要素^[51]：

- (1) 均匀性和对称性。工艺和材料要保证大面积上特性均匀一致性，结构上要保证信号的幅度和相位分布均衡对称。这将保证整个芯片上电流或电压动作步调的一致。
- (2) 合理的纵向结构和高的材料质量，其中，衬底的热稳定性、微区均匀性、缺陷密度、深能级缺陷、亚损伤层、迁移率和浓度厚度的均匀性等等，均应当处于受控范围。
- (3) 工艺的稳定性，能够实现低的栅电容、源电感、栅电阻和源电阻。
- (4) 高的栅漏击穿电压和源漏击穿电压。
- (5) 低的峰值沟道温度。包括低热阻、低功耗、热分布均匀性设计和工艺。

经过十多年的发展，国际上对 GaAs MESFET 功率器件的设计已经形成了一套

行之有效的方法，而 GaAs 功率 PHEMT 的设计很多方面可以直接采用 MESFET 中相对成熟的经验。总体来说，GaAs 大功率 FET 的主要设计流程如图 3.1^[52]所示。




图 3.1 多指大功率 GaAs FET 功率晶体管的设计流程

表 3.2 GaAs 功率 FET 的基本结构经验数据^[51]

工作频率	栅长 (μm)	单指栅宽 (μm)	源漏间距 (μm)	衬底厚度 (μm)
L~C 波段	1.0~2.0	120~200	6	50~160
X 波段	0.5~1.0	100~150	4~5	50~100
Ku 波段	0.3~0.8	60~120	4	40~75
Ka 波段	0.2~0.5	60~80	2~3	40~60

3.1.3 单管器件设计

在 GaAs 功率 FET 的设计上，多年来国际上已经形成了一套版图的经验尺寸，表 3.2^[52]给出了有关的经验数据参考范围。为了提高击穿电压，我们采用了具有选

择腐蚀截止层的双栅槽 PHEMT 结构。由于设计的功率 PHEMT 晶体管的工作频率为 L~C 波段，因此选择器件的栅长为 $0.8\mu\text{m}$ ，源漏间距为 $5\sim 6\mu\text{m}$ 。

单管性能参数简单计算：

(1) 计算截止频率 f_T ：

对于 HEMT，不考虑寄生效应时的截止频率（即本征 f_T ）为：

$$f_T = \frac{g_{mi}}{2\pi C_{gsi}} \approx \frac{V_{sat} \cdot \eta}{2\pi L_G} \quad (3-1)$$

其中， η 为调制掺杂效率（Modulation Efficiency），理想情况取 $\eta = 1$

L_G 是栅长， V_{sat} 是载流子饱和速率，取 $V_{sat} = 7.8 \times 10^6 \text{ cm/s}$

$$f_T \approx \frac{V_{sat}}{2\pi L_G} = \frac{7.8 \times 10^6 \text{ cm/s}}{2 \times 3.14 \times 0.8 \times 10^{-4} \text{ cm}} = 15.5 \text{ GHz}$$

(2) 计算跨导 g_m ：

$\text{Al}_x\text{Ga}_{1-x}\text{As}$ 的介电常数：

$$\varepsilon(x) = (13.18 - 3.12x)(8.85 \times 10^{-14}) \text{ F/cm}$$

对于 $\text{Al}_{0.24}\text{Ga}_{0.76}\text{As}$ ，代入 $x=0.24$ ，得到 $\varepsilon = 1.10 \times 10^{-12} \text{ F/cm}$

对于栅宽 $z=40\mu\text{m}$

$$g_m^{\max} \approx \frac{z \cdot \varepsilon \cdot V_{sat}}{d + \Delta d} \quad (3-2)$$

$$= \frac{40 \times 10^{-4} \text{ cm} \times 1.10 \times 10^{-12} \text{ F/cm} \times 7.8 \times 10^6 \text{ cm/s}}{(30 + 2) \times 10^{-7} \text{ cm}} = 0.010725 \text{ S}$$

单位栅宽的跨导为 $g_m \approx 268 \text{ mS/mm}$

(3) 计算栅源电容 C_{GS} ：

对于栅宽 $z=40\mu\text{m}$

$$C_{GS} \approx \frac{\varepsilon_s \cdot z \cdot L_G}{d + \Delta d} \quad (3-3)$$

$$= \frac{1.10 \times 10^{-12} \text{ F/cm} \times 40 \times 10^{-4} \text{ cm} \times 0.8 \times 10^{-4} \text{ cm}}{32 \times 10^{-7} \text{ cm}} = 1.1 \times 10^{-13} \text{ F} = 110 \text{ fF}$$

单位栅宽的栅源电容为 $C_{GS} \approx 2.75 \text{ fF}/\mu\text{m}$

(4) 计算输出功率

双异质结双平面掺杂 PHEMT, 2DEG 浓度近似 $3.0 \times 10^{12} \text{cm}^{-2}$

对于沟道上下双平面掺杂、并且沟道本身均匀掺杂的 PHEMT 器件、输出电流包括两部分的电流, 一个是由双平面掺杂产生的二维电子气参与导电产生的电流, 另一部分是沟道均匀掺杂的电子产生的电流。

对于 $120\mu\text{m}$ 栅宽

$$I_F = qN_d h \cdot V_{sat} W + qn_{2D} \cdot V_{sat} W \quad (3-4)$$

$$\begin{aligned} &= 1.6 \times 10^{-19} \times (8 \times 10^{17} \times 120 \times 10^{-8} + 3.0 \times 10^{12}) \times 7.8 \times 10^6 \times 120 \times 10^{-4} \\ &= 0.05922 \text{A} = 59.22 \text{mA} \end{aligned}$$

单位栅宽的 $I_{\max} \approx 493.5 \text{mA/mm}$

假设器件工作在甲类工作状态下 (Class A)

BV 取 10V , V_{knee} 取 2V 。

$$P_{out \max} = \frac{1}{\sqrt{2}} \cdot \frac{\Delta V_{DS}}{2} \cdot \frac{1}{\sqrt{2}} \cdot \frac{\Delta I_D}{2} = \frac{1}{8} (BV - V_{knee}) \cdot I_F \quad (3-5)$$

$$= \frac{1}{8} \times 0.05922 \times (10 - 2) = 0.059 \text{W}$$

单位栅宽的最大线性输出功率 $P_{unit} \approx 0.49 \text{W/mm}$

3.1.4 总栅宽

根据输出功率的要求求得所需的总栅宽。

$$W_{total} = \frac{P_{total}}{P_{unit}} = \frac{1}{0.49} = 2.04 \text{mm}, \text{ 计算中如果考虑热效应等其它因素的影响, 输出}$$

功率还会降低, 需要进一步增大器件的栅宽。因此我们设计了总栅宽分别为 1.2mm 、 3.6mm 、 4.8mm 的三种多指功率 PHEMT 器件。

3.1.5 单指栅宽

FET 栅长一般小于 $1\mu\text{m}$, 在微波频率下, 沿着栅宽方向有较大的传输损耗, 有源区下的信号泄漏进一步增大的这种损耗。采用较短的单指栅宽可得到较一致的信号驱动。但这时要得到同样的输出功率, 就需要采用更多的指。器件的横向尺寸加大, 信号到达每个指的相位延迟和传输损耗也将增大, 导致功率增益的退化。理论计算得到的功率增益退化和单指栅宽的关系如图 3.2 所示。

考虑到如果设计单指栅宽太短使得器件的横向尺寸增大, 而太长的话也会增加曝光显影的难度, 因此设计采用 $120\mu\text{m}$ 的单指栅宽, 基本能够满足在 L~C 波段

下功率增益退化小于 0.5dB 的要求，并且也满足表 3.1 有关功率 FET 设计的经验尺寸。




图 3.2 功率增益退化和单指栅宽的关系

3.1.6 栅栅间距

栅栅间距对于功率 FET 的热效应以及相位等都有较大影响。较小的栅栅间距使得功率管的相位更加一致，增益损失较小；较大的栅栅间距方便散热。严格的理论计算要考虑很多因素，包括衬底厚度、通孔结构、材料质量、封装工艺等等。文献中报道的 GaAs 功率 FET 的栅栅间距 L_{gg} 一般为 $20 \sim 25\mu\text{m}$ 。

设计的栅栅间距有两种， L_{gg} 为 $25\mu\text{m}$ ， $21\mu\text{m}$ 。间距 $25\mu\text{m}$ 的 PHEMT 散热效果更好，间距 $21\mu\text{m}$ 的 PHEMT 增益损失更小。

3.1.7 管芯尺寸




图 3.3 GaAs FET 横向有源区尺寸和设计工作频率之间的关系

A 线代表 $\lambda/8$ 波长、B 线代表 $\lambda/16$ 波长

一般来说，FET 尺寸越大，增益越低。在有多个单胞的大功率 GaAs FET 中这种情况更为突出。增益的降低主要由于：

- (1) 由于较长的栅总线 (Gate Bus Paths) 导致的相位损耗
- (2) 匹配损耗
- (3) 沟道温度的不一致
- (4) 由于材料和工艺的偏差导致单胞和单胞之间的工作不一致

其中, 第 2 项可以通过 MMIC 工艺降低, 第 3 项可以通过低热阻设计减小其影响。为降低第 1 项和第 4 项只能采用降低芯片尺寸的办法。

图 3.3 给出了 GaAs 功率 FET 的有源区最大宽度 L 和设计工作频率 f 的关系。如图所示, 在 1 区, 器件工作较好, 增益降低较小; 在 2 区, 器件增益有所下降, 但器件仍能有效的的工作; 在 3 区, 器件增益损失严重, 不能理想工作。因此, 必须保证器件能在 1 区或 2 区工作。即器件的横向尺寸至少要小于工作频率波长的 $1/8$, 最好能在工作频率波长的 $1/16$ 以内。

设计的功率 PHEMT 工作在较低的频率下, 因此可以允许较大的器件横向尺寸并且保证在 1 区工作。

3.1.8 压焊点的数目




图 3.4 交叉指状功率 FET 的典型版图结构

多指功率 FET 的典型结构为交叉指结构, 图 3.4 为功率 FET 的一个单胞 (cell unit) 的结构, 一个单胞由多个元胞组成, 而功率管由多个这样的单胞并排构成。

假设功率 FET 的总栅宽为 W_g , 栅压焊点数目为 N_{pad} , 源压焊点数目和栅压焊点数目相同。漏电极由于直接相连, 可以形成一个大的压焊区域, 因此无需计算其压焊点数目。

在交叉指状功率管源跨栅总线结构 (如图 3.4), 一个单胞只包括一个栅压焊点。因此, 要求得总共需要多少个压焊点, 需要首先求得每个单胞最优含有几个

元胞。

假设单胞的总栅宽为 W_{gc} ，器件的栅栅间距为 L_{gg} ，每个单胞含有 n 个元胞：

$$W_{gc} = \frac{W_g}{N_{pad}} \quad (3-6)$$

这时栅指最远端距离栅压焊点的距离 L_p (图 3.4) 为：

$$L_p = \frac{W_{gc}}{n} + \frac{(n-1)L_{gg}}{2} \quad (3-7)$$

为了使得相位损失最小，希望 L_p 值最小，将 L_p 对 n 求导并使其值为 0。

$$\frac{\partial L_p}{\partial n} = -\frac{W_{gc}}{n^2} + \frac{L_{gg}}{2} = 0$$

$$n = \sqrt{\frac{2W_{gc}}{L_{gg}}} = \sqrt{\frac{2nW_{gu}}{L_{gg}}}, \text{ 求得 } n = \frac{2W_{gu}}{L_{gg}} \quad (3-8)$$

对于元胞的栅宽 $W_{gu}=120\mu\text{m}$ ，栅栅间距 $L_{gg}=25\mu\text{m}$ 的多指功率管

$$n = \frac{2W_{gu}}{L_{gg}} = \frac{2 \times 120}{25} = 9.6$$

由于 n 只能为整数，因此，每个单胞最优含有 10 个元胞。

对于元胞的栅宽 $W_{gu}=120\mu\text{m}$ ，栅栅间距 $L_{gg}=21\mu\text{m}$ 的多指功率管

$$n = \frac{2W_{gu}}{L_{gg}} = \frac{2 \times 120}{21} = 11.4$$

此时每个单胞最优含有 12 个元胞，但是由于设计中一般单胞之间共用一个源指而不是漏指，即单胞最边缘的指为源指 (参见图 3.4)，需要栅的指数一般为 2、6、10、14……这样的数。因此仍然采用每个单胞含有 10 个元胞。

压焊点的数目一般根据总输出功率大小确定。

$$N_{pad} = \frac{P_{total}}{P_{cell}} = \frac{W_g}{W_{gc}} = \frac{W_g}{nW_{gu}}$$

我们设计的总栅宽为 1.2mm 的 PHEMT 器件需要栅压焊点数目为

$$N_{pad} = \frac{W_g}{nW_{gu}} = \frac{1.2}{10 \times 0.12} = 1$$

因此，总栅宽为 3.6mm 和 4.8mm 的 PHEMT 器件需要栅压焊点数目分别为 3 和 4。

3.2 版图设计

3.2.1 版图设计规则

根据我们的工艺条件和器件的性能指标要求制定设计规则。制定设计规则主要考虑到光刻机的套刻精度，金属剥离能力，刻蚀能力，工艺宽容度等等因素。

由于采用了传统的接触式光刻，器件的特征尺寸为 $0.8\mu\text{m}$ ，因此，PHEMT 的栅长设计为 $0.8\mu\text{m}$ 。由于采用了具有选择腐蚀的双栅槽结构，第一步腐蚀宽栅槽和第二步腐蚀栅槽需要进行两次套刻，需要较大的源漏间距，因此源漏间距设计为 $5\mu\text{m}$ ，偏栅结构的 PHEMT 器件的源漏间距则设计为 $6\mu\text{m}$ 。

版图验证用 Cadence 软件的 Diva 功能完成。具体的设计规则如表 3.3 所示，表 3.4 给出了相应的制版信息，版图的步距为 $3.57\text{mm} \times 2.59\text{mm}$ ，版图全貌参见图 3.5。

表 3.3 版图设计规则（单位： μm ）

1、栅长：0.8
2、栅宽：40、80、120
3、源漏间距：5、6
4、器件隔离最小间距：10
5、小源漏在台面上的最小内缩尺寸：1
6、栅出台面：2
7、宽栅槽出台面：3
8、宽凹槽两侧距源漏分别 $1\mu\text{m}$
9、对于 $5\mu\text{m}$ 源漏间距，宽栅槽 $3\mu\text{m}$ ，栅在栅槽内中置 对于 $6\mu\text{m}$ 源漏间距，宽凹槽 $4\mu\text{m}$ ，栅在栅槽内分别中置，偏置（偏向源）
10、 $3\mu\text{m}$ 的凹槽内栅距源一侧凹槽边缘 $1\mu\text{m}$ ，距漏一侧的凹槽边缘 $1.2\mu\text{m}$ $4\mu\text{m}$ 的凹槽内中置栅距源、漏侧凹槽边缘各 $1.6\mu\text{m}$ ，偏置栅距源测凹槽边缘 $1\mu\text{m}$ ，距漏测凹槽边缘 $2.2\mu\text{m}$
11、最小栅槽宽度 $2.8\mu\text{m}$
12、最小宽栅槽套刻间距：1
13、最小栅套刻间距：1
14、一次介质孔： 3×3
15、一次介质孔在源漏金属上的最小内缩尺寸：2

16、一次介质孔在栅金属上的最小内缩尺寸: 1
17、布线金属最小覆盖一次介质孔: 3
18、布线金属最小间距: 7
19、布线金属最小尺寸: 6
20、布线金属比源漏金属的最小内缩尺寸: 1
21、布线金属比栅金属的最小内缩尺寸: 2
22、加厚金属最小间距: 13
23、加厚金属最小尺寸: 5.8
24、加厚金属比布线金属最小内缩内缩尺寸: 2
25、二次介质孔的最小尺寸: 2.8×2.8
26、二次介质孔比布线金属最小内缩尺寸: 2
27、空气桥长度: 39.8、30.5
28、空气桥宽度: 15、8.2、12.2
29、桥面下布线金属伸出桥面: 3
30、微波测试点的最小尺寸: 80×80
31、微波测试点的最小间距: 20
32、压焊点的最小尺寸: 60×60
33、压焊点的最小间距: 32
34、压焊点金属最小覆盖二次介质孔: 3
35、划片槽最小尺寸: 100
36、压焊点和划片槽的最小间距: 20
37、对准标记的最小套刻进度: 1.5
38、多指结构中栅栅间距: 21、25
39、一个单胞由 10 个元胞组成
40、多指结构的功率管分别由 1 个、4 个元胞构成

表 3.4 制版信息

层号	名称	说明	类型
0	Mark	标记金属	阳版
1	Active	台面隔离	阳版
2	SD	源、漏欧姆接触金属	阳版
3	Slot	宽栅槽	阴版
4	Gate	栅金属	阳版、阴版各一个
5	Contact	一次介质刻孔	阴版
6	Metal 1	布线金属	阳版
7	Via 1	二次介质刻孔	阴版
8	Bridge	空气桥桥墩	阳版
9	Metal2	加厚、压焊点及空气桥桥面金属	阴版、阳版各一个
10	Via2	背面通孔	阴版




图 3.5 版图

3.2.2 版图说明

版图中包括二极管、不同尺寸和结构的测试单管、测试功率管、可封装的功率管、各种测试图形、各种工艺检测图形、对准标记等。主要说明如下:

二极管: 两种结构的测试二极管, 一种栅金属长 $0.8\mu\text{m}$, 另一种长 $5\mu\text{m}$ 。栅宽 $120\mu\text{m}$ 。腐蚀栅槽分别为 $2.8\mu\text{m}$ 和 $7\mu\text{m}$ 。

测试单管: 包括开路、短路校准图形, 栅长 $0.8\mu\text{m}$, 栅宽为 $40\mu\text{m}$ 、 $80\mu\text{m}$ 、 $120\mu\text{m}$ 的不同源漏间距、栅槽结构的单管。

测试用交叉指结构多指功率管: 包括开路、短路校准图形。指数分别为 2、4、6 的测试管。2 指的测试管又分为共用漏指的叉指结构和不共用漏指的结构。3 种不同结构的单胞 (10 指) 功率管。

可封装的交叉指结构多指功率管: 分为源跨栅总线结构和源跨栅、漏、栅指结构, 一个单胞含 10 个元胞, 栅栅间距分别为 $21\mu\text{m}$ 、 $25\mu\text{m}$, 源漏间距分别为 $6\mu\text{m}$ 、 $5\mu\text{m}$ 。栅分别偏置 (栅栅间距 $21\mu\text{m}$ 、 $25\mu\text{m}$, 源漏间距 $6\mu\text{m}$)、中置 (栅栅间距 $25\mu\text{m}$, 源漏间距 $5\mu\text{m}$) 的不同输出功率的管子。单指栅宽 $120\mu\text{m}$ 。源跨栅总线结构的多指功率管分别含有 1 个、4 个单胞, 总栅宽分别为 1.2mm 和 4.8mm 。源跨栅、漏、栅指结构的多指功率管含有 3 个单胞, 总栅宽 3.6mm 。

各种测试图形主要包括: 测试两次栅槽腐蚀深度的大源漏单管, 栅宽 $120\mu\text{m}$, 源漏间距分别为 $5\mu\text{m}$ 、 $6\mu\text{m}$ 。台面隔离测试图形, 源漏金属欧姆接触方块电阻测量图形, 有源区薄层电阻测量图形, 栅金属爬坡检测图形, 栅电阻测试图形, 空气桥检测图形, 刻孔监测图形, 每版的光刻显影精度的检测图形。

对准标记: 采用一个大的标记和两行小标记。大标记用于套阴版时易于找到小标记和进行粗劣的对准, 小标记则可以用于进一步的对准。小标记的第一排是各版对准第一版标记金属, 第二排是各版对准各自的上一版。同时对准能提高对版的精度。

3.3 小结

本章的主要工作首先是根据理论和经验设计了双异质结双平面掺杂 PHEMT 器件的单管和多指功率管, 然后我们结合实验室 4 英寸 GaAs 实验线的工艺条件要求 (如光刻, 剥离, 划片, 减薄, 压焊等), 制定了符合双栅槽结构功率 PHEMT 的设计规则, 并且利用设计规则设计了单管、多指功率管和测试结构的实验版图, 为正式流片做好了准备。

第四章 GaAs 功率 PHEMT 器件工艺研究

本章详细介绍了双栅槽结构的双异质结双平面掺杂 GaAs 功率 PHEMT 的工艺流程。首先对制作 GaAs 功率 PHEMT 的关键单项工艺：台面隔离，欧姆接触，栅槽选择腐蚀工艺、电镀空气桥工艺以及感应离子耦合（ICP）干法刻蚀背面通孔工艺等进行了研究并提出了相应的改进方案，获得较好的效果，最后给出了功率 PHEMT 器件的工艺流程。

4.1 功率 PHEMT 关键工艺研究


PHEMT 器件制作的一般工艺流程包括：腐蚀台面（器件隔离）→在 N^+ GaAs 帽层上淀积 Au-Ge-Ni，金属化形成欧姆接触，形成源极和漏极区→光刻栅条（测源漏电流控制其腐蚀深度）→淀积栅金属（如 TiPtAu 或 AlTiAu）→金属剥离形成栅→布线源、栅、漏极压焊区→中测→加厚金属并制作空气桥→封装测试。针对功率 PHEMT 器件的结构和工艺特点，我们着重对下面几项单项工艺进行了研究。

4.1.1 台面腐蚀隔离工艺


PHEMT 是一种高速器件，一般采用湿法台面隔离。所产生的台面高度不应太高，并且应形成正梯形以有利于栅金属爬坡。由于我们的器件结构中有多种外延层材料，包括 GaAs、AlGaAs、AlAs、InGaAs 等等。因此需要一种非选择腐蚀液，能够腐蚀所有的 PHEMT 外延层，并且至少要腐蚀到超晶格过渡层才能保证隔离彻底。

对于 GaAs 的腐蚀，腐蚀液的最基本成分是酸（或碱）和双氧水。其中双氧水与 GaAs 发生氧化还原反应，而酸（或碱）起到溶解氧化物的作用^[53]。下面以 $H_3PO_4-H_2O_2$ 体系为例，说明反应的过程：


氧化-还原过程：



氧化物的溶解过程为：



腐蚀过程的总方程为



我们采用 $\text{H}_2\text{O}_2 : \text{H}_3\text{PO}_4 : \text{H}_2\text{O} = 1 : 3 : 50$ 的腐蚀液，腐蚀温度为 26°C ，水浴条件，腐蚀时间为 1min。测得的腐蚀剖面的 SEM 照片如图 4.1 所示。

腐蚀的形貌为正梯形，有利于金属爬坡。SEM 测得平均腐蚀深度为 1300\AA ，已经腐蚀到超晶格过渡层，平均腐蚀速率为 $22\text{\AA}/\text{sec}$ ，证明 $\text{H}_3\text{PO}_4/\text{H}_2\text{O}_2$ 腐蚀液为良好的非选择腐蚀液。由于沟道以及沟道下部的平面掺杂层已经被完全腐蚀掉，保证了器件的隔离效果。




图 4.1 台面腐蚀剖面




图 4.2 台面隔离漏电流曲线

腐蚀后测试隔离电流如图 4.2 所示，10V 电压下，电流只有 nA 量级，说明器件隔离效果良好。

4.1.2 源漏欧姆接触

低阻和表面平坦以保证器件的低噪声和栅线条光刻的衬底平整。欧姆接触的质量优劣对器件性能有较大影响，其引入的串联电阻直接影响器件的噪声、增益、效率以及可靠性，对欧姆接触要求是有线性伏安特性，接触电阻小且稳定可靠， n^+GaAs 有多种合金系统，由于 AuGeNi 与 n^+GaAs 之间的势垒较低及较为宽裕的工艺范围，因此， AuGeNi 是最常见的低阻合金系统。

合金法是形成欧姆接触最常用的方法，其机理可以理解为作为掺杂剂的金属通过热处理扩散进入半导体，在其表面形成一层高掺杂层，导致导带发生简并，势垒高度降低，势垒宽度变窄，因此通过隧道效应而使载流子在金属和半导体之间输运，总的效果是使接触电阻降低。

欧姆接触要求接触电阻小，退火后金属形貌平整。由于我们的 PHEMT 器件帽层结构中添加了 AlAs 选择腐蚀截止层，可能会对欧姆接触产生不利影响，因此，

需要对欧姆接触工艺进行重新验证。我们采用 NiGeAuGeNiAu 六层金属结构^[54]，其中第六层 Au 的作用是减小串连电阻。盖帽层为重掺杂的 GaAs 帽层，整个金属层由蒸发获得，蒸发台为 Denton Vacuum 的 DV502A。采用标准的反转曝光金属剥离工艺制备图形。相对于传统的 PHEMT，我们提高了功率 PHEMT 的退火温度。实验发现，当在 420℃ N₂ 气氛退火 1min，合金形貌良好，无合金点，欧姆接触良好。图 4.3 给出了退火前后测得的源漏电流曲线。




图 4.3 源漏金属退火前后欧姆接触对比

4.1.3 双选择腐蚀栅槽工艺




图 4.4 双栅槽结构的功率 PHEMT 选择腐蚀栅槽工艺流程示意图

制造均匀可控的栅凹槽工艺是整个 PHEMT 工艺中的关键步骤,选择腐蚀的工艺过程如图 4.4 所示。由于我们的功率 PHEMT 器件采用了双栅凹槽结构,栅槽腐蚀需要分为两步进行。并且需要采用选择腐蚀工艺,以保证腐蚀的重复性和一致性。第一次宽栅槽腐蚀去掉栅附近的重掺杂高导电 GaAs 帽层,到达 AlAs 选择腐蚀截止层,这使得高导电的 n+ GaAs 帽层远离栅金属,提高了栅漏反向击穿电压;第二步腐蚀去掉剩余的薄 GaAs 帽层,到达 AlGaAs 肖特基势垒层。AlGaAs 表面容易聚集大量的表面态,这些表面态能够俘获沟道电子,形成漏电的通道。薄的轻掺杂的 GaAs 帽层的存在,降低了表面态密度,屏蔽了沟道和表面电荷,并使得表面电荷的寄生栅效应对沟道电荷的调制作用降低^[47]。因此,器件既可以得到较高的击穿电压,又不影响其高频特性。

选择性腐蚀是多层结构器件制造工艺的关键之一。选择腐蚀分为干法和湿法两种,各有优缺点^[55]。干法腐蚀(如 RIE^[56]、ICP^[57]等)可控性和选择性好,方向性强,侧向腐蚀小,但遗留由于离子损伤造成的缺陷;湿法腐蚀由于没有损伤,兼容性好,但是在腐蚀 $\text{Al}_x\text{Ga}_{1-x}\text{As}/\text{GaAs}$ 结构时,当 $x < 0.3$ 后,需要一种较好的选择腐蚀液,或者引入一层 10\AA — 20\AA 的 AlAs 层截止层来进一步提高湿法腐蚀的选择腐蚀比。

湿法腐蚀液一般含有 H_2O_2 成分, H_2O_2 使 AlGaAs 或 AlAs 表面形成一层难于被酸溶解的氧化膜 (Al_2O_3),从而阻挡腐蚀向深处进行,这是实现选择性腐蚀的主要原因。通过调节腐蚀液的 PH 值,来改变 Ga_2O_3 和 Al_2O_3 的相对腐蚀速率,从而获得最高的选择比。一般说来,Al 的组分越高,选择比越高。




图 4.5 柠檬酸溶液选择比与 PH 值的关系




图 4.6 GaAs 和 AlGaAs 腐蚀深度和时间关系

我们采用 $H_2O_2/Citric\ acid/NH_4OH$ 腐蚀液，通过加入 NH_4OH ，调配溶液的 PH 值，在室温下对 GaAs 和 AlGaAs 的选择比可以达到 200:1^[58]，图 4.5 给出了溶液对 GaAs/ $Al_{0.22}Ga_{0.76}As$ 的选择比与腐蚀液 PH 值的关系，当 PH=6.2 时，选择比达到最大值。而随着 Al 含量的上升，选择比也随之提高。GaAs 和 AlAs 的选择比可以达到 1000:1 以上^{[59][60]}。




图 4.7 选择腐蚀到 AlAs 截止层时的监测电流 PHEMT 栅宽 $120\mu m$

图 4.6 给出了我们测得的 PH=6.2 的 $H_2O_2/Citric\ acid/NH_4OH$ 选择腐蚀液对 GaAs 和 AlGaAs 的腐蚀深度和腐蚀时间的关系，可以看出，GaAs 腐蚀深度随着时间程线性增长，腐蚀速率约为 $125nm/min$ ，而 AlGaAs 的腐蚀速率较慢，基本未被腐蚀。图 4.7 给出了腐蚀 90 秒后监测的源漏饱和电流，在同一片子上测试多个点，源漏饱和电流非常均匀，说明此时器件已经腐蚀到 AlAs 腐蚀截止层，继续腐蚀发现源漏饱和电流基本没有变化。

AlAs 选择腐蚀截止层可用稀释的 $HF-NH_4F$ 溶液^[61]选择去除，腐蚀液配比为：
 $HF(49\%) : NH_4F(40\%) : H_2O = 1 : 7 : 200$

文献[61]报道该腐蚀液对 AlAs 的腐蚀速率约为 $1.0\mu m/min$ ，而对 GaAs 基本无腐蚀作用，可以用作选择腐蚀。

剩余的薄 GaAs 帽层仍然采用 PH=6.2 的 $H_2O_2/Citric\ acid/NH_4OH$ 选择腐蚀液去除，到达 AlGaAs 肖特基势垒层。

4.1.4 电镀空气桥工艺


电镀金工艺可于加厚有源区导电金属层，制作通路孔、空气桥和背面热沉等等，它可以改善导电性、导热性和提供键合所需的金属层厚度。电镀工艺由于无

需剥离，可以电镀相当厚的金属，同时没有浪费金，因此具有较大的优越性。


由于 GaAs 材料没有象 Si 那样良好的氧化膜，并且 GaAs 材料一般都用于频率较高的电路领域，因而为了减小寄生效应，GaAs 电路交叉点的连线不能简单靠介质隔离来完成。现在，GaAs 通常采用空气桥的方法来实现交叉点连线。传统的蒸发空气桥工艺加厚金属不能蒸的太厚，一般厚度只能控制在 $2\mu\text{m}$ 以内，否则剥离上有困难，使得空气桥强度降低。同时蒸发空气桥工艺造成大量金的浪费，因此，我们对电镀空气桥工艺进行了初步的研究。

电镀金是应用电解原理在给定的 GaAs 表面区域镀上一薄层金的过程。电镀时，以待镀的晶片为阴极，以镀金板为阳极，用含有金离子的溶液作为镀液，在直流电源或脉冲电源的作用下完成电镀的过程^[51]。

在电镀溶液中，亚硫酸盐是镀液的主络合剂，它与金生成阴离子型的亚硫酸金铵络合物：



亚硫酸金铵电离，在阴极（GaAs 片、接电源负极）发生的反应为：



在阳极（Au 板或 Pt 板，在电镀液中不溶解，接电源正极）上的反应为：





图 4.8 一种电镀空气桥工艺示意图

图 4.8 给出了电镀空气桥工艺的示意图。首先，利用正性光刻胶光刻出桥敦的图形（即图 4.8(a)中的 Preplate Photoresist），然后溅射一薄层起镀层（如 TiAuTi），再用正性光刻胶（Plate Photoresist）光刻出桥面图形，采用 HF 溶液去除第一层 Ti，

露出 Au 表面。第一层 Ti 的作用是增加表面粘附性，以利于第二步匀胶。电镀布线金属 2.5~3 μm ，电镀采用脉冲镀，可以提高镀层的质量。剥离掉上层光刻胶，采用 KI /I₂/ H₂O 混合溶液去除 Au，再用 HF 溶液去除余下的 Ti，最后再用丙酮去除桥墩后即形成如图 4.8 (b) 所示的空气桥图形。

图 4.9 和图 4.10 分别给出了我们制作的电镀空气桥和蒸发空气桥的照片。




图 4.9 电镀空气桥照片




图 4.10 蒸发空气桥照片




图 4.11 腐蚀去除起镀层后裸露
布线金属上出现的腐蚀坑




图 4.12 改进后的电镀空气桥工艺示意图

经过多次实验，在稳定镀层质量的基础上，我们获得了形貌良好的电镀空气桥（参见图 4.9）。但是我们发现这种方法仍然存在一些问题。由于起镀层直接溅射在晶片表面上，在去除起镀层时，KI 腐蚀液腐蚀起镀层的 Au 时导致下面的布线金属也受到损伤，出现细的腐蚀坑，如图 4.11 所示。说明腐蚀已经穿过下面那层 Ti，腐蚀到下面的布线金属。对 SiN 钝化层也有一定的腐蚀作用，对器件（尤

其是 HEMT 这样的表面器件)的性能有不良影响。另外, 腐蚀起镀层金的同时也减薄了电镀金, 这是我们不希望看到的。

因此, 针对存在的问题, 我们改进了版图设计和电镀空气桥的工艺, 使得大部分起镀层不直接溅射到晶片表面上, 而是利用正性光刻胶在制作出桥墩图形的同时, 把晶片其它不需要加厚的部分保护起来。起镀层大部分做在胶上, 只有需要加厚的金属部分直接溅射上起镀层。这样, 我们可以利用丙酮超声直接将较薄的起镀层连同上下两层正性光刻胶一同去掉, 而无需腐蚀去除起镀层。图 4.12 给出了改进后的电镀空气桥工艺流程。通过实验, 我们验证了新工艺的可行性, 并且消除了由于腐蚀去除起镀层带来的问题。

4.2 背面通孔刻蚀单项工艺

当电路的工作频率提高时, 就要求有更低的接地电感。在低频时, 常常采用键合线接地, 产生的电感不足以影响电路性能。而在微波、毫米波频段工作时, 这种方法将产生相当大的接地电感。而采用通孔技术能够解决这个问题。通孔从晶片背面形成, 并与晶片正面的接地金属连接。通孔中填充金属后, 将形成一个低电感的连接。当晶片放置在一个导电的衬底上时, 就形成了一个简单的接地, 接地电感大大降低。这种技术不仅使电路的高频工作特性得到很大提高, 而且使电路设计者能够在更小的尺寸下设计出功能更加强大的单片集成电路。

在晶片正面器件制作完成后, 将晶片减薄至 $50 \sim 100\mu\text{m}$, 然后通孔和背金等后道工艺在晶片背面进行, 具体的 GaAs 背面工艺流程^[62]见图 4.11。

通孔腐蚀一般分为湿法和干法两种。湿法腐蚀一般为各项同性, 因此, 腐蚀的通孔的形状和尺寸的控制比较困难; 干法腐蚀包括 RIE, ICP, ECR 等^{[63][64]}, 其中最常用的是 RIE 法, 干法腐蚀所用到的腐蚀气体也有很多种, 包括 CCl_2F_2 , CF_4 , BCl_3 , Cl_2 , SiCl_4 等^[65]。

对于 GaAs 背面通路孔腐蚀工艺的要求包括^[66]:

1. 腐蚀衬底而对掩膜材料的影响较小;
2. 精确的尺寸控制;
3. 侧墙平滑并且有些倾斜以利于淀积金属;
4. 对于正面的金属腐蚀较小;
5. 为了补偿减薄过程中的不一致性, 要求可以有一定的过腐蚀余量;




图 4.11 GaAs 背面工艺流程




图 4.12 常温湿法腐蚀 GaAs 通孔表面形貌




图 4.13 45°C 水浴湿法腐蚀 GaAs 通孔断面形貌

4.2.1 湿法腐蚀

湿法刻蚀采用 $H_3PO_4:H_2O_2:H_2O=3:4:1$ 的磷酸基腐蚀液，采用胶掩膜，在不同的温度条件下进行腐蚀。常温下腐蚀的孔表面形貌如图 4.12 所示，可以看出，常温下，该腐蚀液对 GaAs 的腐蚀为各项异性，不适于腐蚀通孔结构。

在 45°C 水浴条件下，采用 $H_3PO_4:H_2O_2:H_2O=3:4:1$ 的腐蚀液，腐蚀通孔的形貌如图 4.13 所示。由图中可以看出，在 45°C 时，湿法腐蚀的通孔程各项同性，孔内壁形貌光滑，腐蚀速率高，但同时湿法腐蚀时侧向的钻蚀太大，当腐蚀 10min 后，100 μm 直径的通孔钻蚀后直径达到 200 μm ，深度只有 70 μm 。湿法腐蚀虽然简单易行，但通孔中腐蚀液和腐蚀产物难以去除，如果通孔直径比较小，腐蚀时间将加长，随着腐蚀深度的增加而导致腐蚀速率下降，甚至腐蚀停止。而侧向腐蚀速率却变化不大，导致侧向腐蚀太大，重复性不易得到保证。因此单纯湿法工艺不适于 GaAs 通孔工艺。

4.2.2 ICP 干法刻蚀原理

感应耦合等离子体刻蚀 (ICP) 采用双 RF 电源, 一路用于激发电离, 产生等离子体, 另一路用于产生偏压使离子向基片运动, 从而达到各向异性刻蚀的目的。这种工作方式既可得到高密度等离子体, 又可降低刻蚀损伤, 是微波器件及电路制造中新一代的加工技术手段。

本项实验是采用本组自行研制的新型 ICP—98A 高密度等离子体刻蚀机, 它是一种刻蚀速率快、加工精度高、损伤小的新一代先进刻蚀机。其原理如图 4.11 所示, 它由一组大功率的射频激励电源通过感应耦合在反应室内激发产生高密度等离子体。RF 能量通过线圈馈送给气体, 使气体在射频电源的作用下激发, 生成离子和游离基团。与 RIE 相比, 可使等离子体密度提高 1-2 个数量级, 一般可以达到 $10^{11}-10^{12}/\text{cm}^3$, 因此它具有反应速率高的特点, 而由另一组功率较小的偏压电源引导离子垂直地运动向被刻蚀物体, 由于偏压可以独立控制, 所以 ICP 刻蚀技术适于各向异性 and 高速低损伤刻蚀的双重需要。

4.2.3 ICP 干法实验结果与讨论




图 4.14 ICP 原理




图 4.15 刻蚀速率与真空度的关系

本试验采用半绝缘 GaAs 片, 掩膜分别采用 AZP4400、AZP4620、9918 等厚胶以及 Ni 金属^[67]。工艺流程主要包括衬底清洗、涂胶、曝光、显影、打底胶等。刻蚀气体采用 CCl_2F_2 , 添加气体采用 Ar。

影响刻蚀速率的因素很多, 包括源功率, 偏压功率、气体种类以及配比、流量、反应室真空度、上下电极间距离等等。刻蚀速率与流量近似成线性关系, 功率基本上成近似线性关系。因为流量加大, 等离子体密度加大, 所以刻蚀速率加快。

此外功率密度对于刻蚀速率的提高也至关重要。

图 4.15 给出了真空度与刻蚀速率的关系。GaAs 的刻蚀速率主要与等离子体的密度有关系。从图中可以看出，从 1Pa 增至 43Pa 的过程中，单位体积的气体浓度增高，因而等离子体密度增高，导致刻蚀速率提高。当真空度达到 43Pa 时，刻蚀速率可以达到 $4.3\mu\text{m}/\text{min}$ ，这样的速率非常适合于通孔工艺。超过 43Pa 以后，因为真空度降低，离子自由程缩短，轰击作用减弱；二是由于反应产物难以及时抽走，导致刻蚀速率下降。当到达 60Pa 以后，由于真空度太低，等离子体密度降低，刻蚀速率降低，甚至将无法起辉。

GaAs 通孔刻蚀完成后将进行金属的填充，所以对于刻蚀的形貌要有严格要求。必须比较平滑，这样才能更容易填充金属。

在 P4620 厚胶作掩膜、和金属 Ni 作掩膜同时进行 ICP 刻蚀，刻蚀条件完全相同。实验结果表明，两种掩膜的刻蚀速率相差不多，利用台阶仪测得刻蚀深度分别为 $100\mu\text{m}$ 和 $102\mu\text{m}$ ，由于减薄后 GaAs 衬底厚度一般在 $50\sim 100\mu\text{m}$ ，所以这种刻蚀深度已经达到了背面通孔工艺的要求。用金属 Ni 作掩膜的刻蚀结果表面形貌要比胶做掩膜的结果好，如图 4.16 和图 4.17 所示。因为在刻蚀过程中，胶的颗粒会溅落在孔内壁，形成微掩膜，对于刻蚀内壁的形貌产生不良影响，因此，刻蚀内表面的形貌比较粗糙。另外，胶做掩膜还存在横向钻蚀问题，导致通孔外扩。




图 4.16 ICP 刻蚀 GaAs 通孔剖面形貌
刻蚀条件: (金属掩膜, 刻蚀深度 $100\mu\text{m}$)
 CCl_2F_2 : 200sccm, Ar: 10sccm
 $P_s=400\text{W}$, $P_b=14\text{W}$, $V_b=120\text{V}$, $P=44\text{Pa}$ $t=25\text{min}$




图 4.17 ICP 刻蚀 GaAs 通孔剖面形貌
刻蚀条件: (胶掩膜, 刻蚀深度 $102\mu\text{m}$)
 CCl_2F_2 : 200sccm, Ar: 10sccm
 $P_s=400\text{W}$, $P_b=14\text{W}$, $V_b=120\text{V}$, $P=44\text{Pa}$ $t=25\text{min}$

由图中也可以看出，干法腐蚀的方向性较好，侧向腐蚀较小，直径 $100\mu\text{m}$ 的通孔在刻蚀后直径变成 $110\mu\text{m}$ 到 $120\mu\text{m}$ 之间，远远小于湿法腐蚀工艺。因此，ICP

干法刻蚀工艺比较适于 GaAs 背面通孔工艺。

图 4.18 和图 4.19 给出了金属掩膜和胶掩膜的多孔的剖面形貌。可以看出，干法刻蚀的均匀性也比较好，GaAs 片不同位置处通孔的刻蚀深度基本相同。




图 4.18 ICP 刻蚀 GaAs 通孔剖面形貌
(金属掩膜)




图 4.19 ICP 刻蚀 GaAs 通孔剖面形貌
(胶掩膜)

4.3 GaAs 功率 PHEMT 工艺流程

采用上述工艺改进措施后我们进行实际投片，采用的材料是第二章中的外延材料结构，使用了第三章中设计的实验版图。简要的工艺流程如下：

- (1) 光刻第一版：台面隔离，9912 正胶，阳版。
- (2) 腐蚀台面，腐蚀液 $\text{H}_2\text{O}_2:\text{H}_3\text{PO}_4:\text{H}_2\text{O} = 1:3:50$ 。
- (3) 套刻第二版，源漏欧姆接触，AZ5214E 胶，阳版反转。
- (4) 蒸发源漏金属 Ni/Ge/Au/Ge/Ni/Au，剥离。
- (5) 420°C ， N_2 气氛合金 60 秒。
- (6) 套刻第三版，宽栅槽版，AZ5214E 胶，阳版反转。
- (7) 刻蚀宽栅槽， $\text{H}_2\text{O}_2/\text{Citric acid}/\text{NH}_4\text{OH}$ 选择腐蚀液， $\text{PH}=6.2$ ，腐蚀到 AlAs 选择腐蚀截止层。
- (8) 套刻第四版，肖特基接触，稀 i 线胶，阴版。
- (9) 去除 AlAs 选择腐蚀截止层，选择腐蚀液配比为： $\text{HF}(49\%):\text{NH}_4\text{F}(40\%):\text{H}_2\text{O}=1:7:200$ 。
- (10) 刻蚀栅槽到肖特基势垒层， $\text{H}_2\text{O}_2/\text{Citric acid}/\text{NH}_4\text{OH}$ 选择腐蚀液， $\text{PH}=6.2$ 。
- (11) 蒸栅金属 $\text{Ti}/\text{Pt}/\text{Au}=200\text{\AA}/400\text{\AA}/2000\text{\AA}$ 。
- (12) 检测大源漏单管特性。

- (13) PECVD 生长介质层: $\text{SiO}_2/\text{Si}_3\text{N}_4=1500\text{\AA}/1500\text{\AA}$ 。
- (14) 套刻第五版, 介质刻孔, AZ5214 胶, 阳版反转。
- (15) RIE 刻蚀 Si_3N_4 , 冰醋酸溶液腐蚀 SiO_2 。
- (16) 套刻第六版, 布线金属, 9918 胶, 阳版反转 (氨反转)。
- (17) 蒸布线金属 $\text{Ti}/\text{Au}=200\text{\AA}/4500\text{\AA}$ 。
- (18) 套刻第七版, 空气桥桥墩, 9918 厚胶, 阳版。
- (19) 光刻、显影, 高温后烘。
- (20) 溅射起镀层 TiAuTi 。
- (21) 套刻第八版, 加厚金属及空气桥, P4400 厚胶, 阴版。
- (22) HF 溶液腐蚀表层 Ti, 露出金表面。
- (23) 脉冲电镀 $2.5\mu\text{m}\sim 3\mu\text{m}$ 厚金。
- (24) 丙酮超声去除起镀层及光刻胶。
- (25) 背面减薄, 通孔, 划片, 封装, 压焊。

4.4 小结

本章主要讨论了我们自行研制的具有选择腐蚀截止层的双栅槽结构的功率 PHEMT 器件的相关工艺流程。针对我们实验中遇到的问题给出了相应的解决方案, 获得了较好的效果。下面给出关键工艺的小结:

- (1) $\text{H}_2\text{O}_2/\text{H}_3\text{PO}_4/\text{H}_2\text{O}$ 是一种良好的非选择腐蚀液, 腐蚀速率高, 可以腐蚀包括 AlAs 选择腐蚀截止层在内的多种外延层材料, 适于台面隔离。
- (2) 由于我们在帽层结构中添加了 AlAs 选择腐蚀截止层, 因此, 在欧姆接触合金中, 我们提高了合金的温度。实验发现, 在 420°C 温度下 N_2 气氛退火 1min 可以获得良好的欧姆接触, 接触电阻小, 合金形貌良好, 无合金点。
- (3) 双栅槽结构的功率 PHEMT 采用了两步的选择腐蚀工艺, $\text{PH} = 6.2$ 的柠檬酸选择腐蚀液具有较高的选择腐蚀比, AlAs 选择腐蚀截止层对其有良好的截止作用。
- (4) 通过改进传统的电镀空气桥工艺, 我们提出了一种全新的电镀空气桥工艺流程, 解决了传统工艺方法中存在的腐蚀去除起镀层时对布线金属和钝化层的不良影响以及同时对电镀金的减薄作用, 并已成功应用到实际工艺中。

- (5) 通过多次实验,发现单纯的湿法腐蚀工艺由于侧向钻蚀太大,不适用于背面通孔工艺。采用感应离子耦合(ICP)方法,通过优化气压、射频功率和 $\text{CCl}_2\text{F}_2/\text{Ar}$ 混合气体组分,我们获得了 $4.3\mu\text{m}/\text{min}$ 的高刻蚀速率和表面形貌良好的通孔,完全可以应用到正式工艺中。

第五章 实验结果与讨论

本章主要给出了双异质结双平面掺杂 AlGaAs/InGaAs/AlGaAs 功率 PHEMT 器件 (DH-PHEMT) 测试结果, 双平面掺杂 PHEMT 器件与单异质结单平面掺杂 PHEMT 器件 (SH-PHEMT) 测试结果的比较, 多指大功率管的测试结果, 并对测试结果进行分析, 最后提出进一步改进器件性能的方法。

5.1 双异质结双平面掺杂功率 PHEMT 测试结果

5.1.1 功率 PHEMT 器件结构

图 5.1 给出了双选择腐蚀栅槽结构的功率 PHEMT 截面图。采用 MBE 方法生长的 DH-PHEMT 外延材料结构详见第二章, 主要包括 12nm 的 InGaAs 沟道, 沟道两侧是宽禁带 AlGaAs, 二维电子气被有效的限制在 InGaAs 量子阱中, 沟道上下都采用 δ 掺杂并分别有 2nm 和 4nm 的未掺杂 AlGaAs 隔离层, 采用双异质结双平面掺杂的 DH-PHEMT 器件大大提高了沟道的二维电子气浓度。帽层则包括 GaAs 重掺杂帽层和薄的 GaAs 轻掺杂帽层两部分, 中间用 AlAs 选择腐蚀截止层隔开。




图 5.1 双 δ 掺杂双选择腐蚀栅槽结构功率 PHEMT 截面示意图

如图 5.1 所示, 在双栅槽结构中, 第一次宽栅槽腐蚀去掉栅附近的重掺杂高导电 GaAs 帽层, 到达 AlAs 选择腐蚀截止层, 这使得高导电的 n^+ GaAs 帽层远离栅金属, 提高了栅漏反向击穿电压; 第二步腐蚀去掉剩余的薄 GaAs 帽层, 到达 AlGaAs 肖特基势垒层。AlGaAs 表面容易聚集大量的表面态, 这些表面态能够俘获沟道电子, 形成漏电流的通道。薄的轻掺杂的 GaAs 帽层的存在, 降低了表面态密度, 屏蔽了沟道和表面电荷, 并使得表面电荷的寄生栅效应对沟道电荷的调制作用降低^[2]。因此, 器件既得到了较高的击穿电压, 又不影响其高频特性。

功率 PHEMT 器件的设计栅长为 $0.8\mu\text{m}$ ，但是由于所采用接触式光刻设备的精度限制，实际制得的器件栅长均在 $1\mu\text{m}$ 左右。

5.1.2 直流测试结果

对于器件的直流测试我们重点给出了栅长 $1\mu\text{m}$ ，栅宽为 $120\mu\text{m}$ ，源漏间距 $5\mu\text{m}$ 的 PHEMT 器件的测试结果，包括输出特性、肖特基特性、转移特性、击穿特性等。测量采用的仪器是 HP4155A 半导体特性分析仪。我们测得的数据如下：

(1) 肖特基特性：由图 5.2 可以看出，采用双选择腐蚀栅槽结构的 PHEMT 器件肖特基特性良好，在栅源电压到 -10V 时器件的反向漏电仍然很小，只有微量级，势垒高度约为 0.7V 。

(2) 夹断电压：通过控制栅槽腐蚀的深度，我们制得的 PHEMT 器件的夹断电压在 -1.3V 到 -0.9V 之间，不同批次的 PHEMT 器件夹断电压略有不同。图 5.4 给出了 PHEMT 器件的输出电流 - 栅压曲线。

(3) 直流输出特性：图 5.3 给出了的 DH-PHEMT 器件的直流输出特性曲线。

由图 5.3 可以看出，器件工作在 $V_{ds}=8\text{V}$ 时，栅宽为 $120\mu\text{m}$ 的 DH-PHEMT 在栅偏置 $V_g=+1\text{V}$ 时最大输出电流达到了 60mA ，即 $I_{\text{max}}=500\text{mA}/\text{mm}$ ，在 $V_{gs}=0\text{V}$ 时的 $I_{dss}=250\text{mA}/\text{mm}$ 。




图 5.2 DH-PHEMT 器件的肖特基特性曲线




图 5.3 DH-PHEMT 的直流输出特性曲线
(源漏间距 $5\mu\text{m}$ ，栅宽 $120\mu\text{m}$)

图 5.4 给出了两种不同栅槽腐蚀深度的 PHEMT 器件的 $I_{ds}-V_g$ 转移特性曲线，可以看出，腐蚀深度较浅的 DH-PHEMT 具有较小的夹断电压 (-1.3V)，更大的电流，而腐蚀深度较深的 DH-PHEMT 由于栅金属离沟道更近，夹断电压较大 (-0.9V)，因此栅控能力更强，应具有更高的跨导，即表现为 $I_{ds}-V_g$ 曲线的斜率较大，图 5.5

给出了两种不同腐蚀深度的 DH-PHEMT 的跨导曲线。夹断电压为-0.9V 的 DH-PHEMT 的最大跨导达到了 320mS/mm，而夹断电压为-1.3V 的 DH-PHEMT 的最大跨导为 275mS/mm。




图 5.4 DH-PHEMT 器件的 I_{ds} - V_g 曲线
(源漏间距 $5\mu\text{m}$ ，栅宽 $120\mu\text{m}$)




图 5.5 DH-PHEMT 器件的跨导曲线
(源漏间距 $5\mu\text{m}$ ，栅宽 $120\mu\text{m}$)

图 5.6、图 5.7 分别给出了在栅源间距相同时，不同栅漏间距的双平面掺杂 DH-PHEMT 器件的 I_{ds} - V_g 转移特性曲线和跨导特性曲线比较。两种 DH-PHEMT 器件的栅长为 $1\mu\text{m}$ ， $L_s=1\mu\text{m}$ ，栅源间距 $2\mu\text{m}$ ，如图 5.1 所示。由图中可以看出，当器件的栅漏间距增大时（即 L_d 越大时），器件的跨导减小，输出电流也同时变小。这是由于栅漏间距越大时，漏电阻 R_d 增大，导致输出电流下降所致。




图 5.6 DH-PHEMT 器件的 I_{ds} - V_g 曲线




图 5.7 DH-PHEMT 器件的跨导曲线

(4) 击穿特性:

图 5.8 给出了 $L_s = 1\mu\text{m}$ 相同时, 不同 L_d (即不同栅漏间距) 的 DH-PHEMT 的栅漏击穿特性曲线, 器件栅宽为 $120\mu\text{m}$ 。可以看出, 采用选择腐蚀双栅槽结构的 PHEMT 器件的栅漏反向击穿电压都有了很大提高, 最高达到了 22V 。PHEMT 器件栅漏距离越大, 栅漏反向击穿电压 BV_{gd} 就越高。测得的最大栅漏反向击穿电压 BV_{gd} 达到了 28V 。由于器件的击穿主要是出现在栅和漏之间, 因此, 器件的栅漏间距越小越好。在相同源漏间距的情况下, 小的栅源间距, 意味着较大的栅漏间距, 在降低了器件源电阻 R_s 的同时提高了器件的栅漏反向击穿电压 BV_{gd} 。




图 5.8 不同 L_d 的 DH-PHEMT 栅漏击穿特性比较 (定义在 $I_{gd}=1\text{mA}/\text{mm}$ 时击穿, $L_s=1\mu\text{m}$)




图 5.9 典型 HEMT 器件的源漏击穿特性




图 5.10 DH-PHEMT 源漏 off-state 击穿特性 (定义在 $I_{ds}=1\text{mA}/\text{mm}$ 时击穿)




图 5.11 DH-PHEMT 源漏 on-state 击穿特性

图 5.9 给出了典型 HEMT 器件的源漏击穿特性曲线^[68]，由图中可以看出，一般 HEMT 器件的源漏击穿分为在截止区 (V_{gs} 略小于或等于阈值电压) 的关态击穿 (Off-state Breakdown) 和在工作区的开态击穿 (On-state Breakdown)，开态击穿电压 BV_{on} 一般小于关态击穿电压 BV_{off} 。我们对两种情况下器件的源漏击穿特性都进行了测量。图 5.10 给出了 DH-PHEMT 器件的关态击穿特性 (Offstate Breakdown) 曲线，在 $V_{gs}=-1.4V$ (即器件完全截止) 时，器件的源漏击穿电压 BV_{off} 最大达到 25V。而器件在 $V_{gs}=+1V$ 下的源漏开态击穿电压 BV_{on} 最大达到了 13.5V，如图 5.11 所示。

5.1.3 高频测试结果

用 HP8510C 网络分析仪和 CASCADE 探针台测试 GaAs PHEMT 器件单管的高频特性。PHEMT 器件的源漏间距为 $5\mu m$ ，栅长为 $1\mu m$ ，单指栅宽为 $120\mu m$ 。测试的偏置条件为栅压 $V_g=-0.2V$ ，源漏电压 $V_{ds}=1.5V$ 。测得的器件的截止频率 f_T 为 15GHz，最高振荡频率 f_{max} 为 38GHz (G_{max} 外推方式)。图 5.12 给出了该器件的照片，图 5.13 给出了其频率特性。图 5.14 给出了测得的 Smith 圆图。




图5.12 栅宽 $120\mu m$ 的DH-PHEMT照片





图 5.13 栅宽 $120\mu m$ 的 DH-PHEMT 器件的频率特性

图 5.14 栅宽 $120\mu\text{m}$ 的 DH-PHEMT 器件 Smith 圆图

5.2 双平面掺杂 PHEMT 器件和单平面掺杂 PHEMT 器件的性能比较

由于采用了双异质结结构，DH-PHEMT 的能带可以近似看成是一个方形势阱或两个三角形势阱，对二维电子气的束缚作用大大加强，而且由于沟道上下异质结界面附近都进行的平面掺杂，因此 DH-PHEMT 相比单平面掺杂 SH-PHEMT 器件具有更高的二维电子气浓度，因此更加适用于大电流、大功率情况下的应用。

我们比较了我们制作的双异质结双平面掺杂 PHEMT 器件和传统的单平面掺杂 PHEMT 器件的性能。两种 PHEMT 器件都在相同的工艺线上制得，具有相同的栅长 ($1\mu\text{m}$) 和源漏间距 ($5\mu\text{m}$)。

5.2.1 输出电流




图 5.15 DH-PHEMT 和 SH-PHEMT 的电流输出曲线比较

图 5.15 比较了 DH-PHEMT 和 SH-PHEMT 的输出特性曲线，器件的栅长为 $1\mu\text{m}$ ，单指栅宽均为 $120\mu\text{m}$ 。双平面掺杂的 DH-PHEMT 明显比单平面掺杂的 SH-PHEMT 具有更大的输出电流。

5.2.2 转移特性

图 5.16 给出了 DH-PHEMT 和 SH-PHEMT 的 $V_{gs}-I_d$ 转移特性曲线，图中两种 PHEMT 器件的夹断电压不同，SH-PHEMT 的绝对值较小，只有 -0.4V 左右，而 DH-PHEMT 的夹断电压有 -0.9V 。同样由图中可以看出 DH-PHEMT 器件在输出电流能力上有很大的优势。




图 5.16 DH-PHEMT 和 SH-PHEMT 的 $I_{ds}-V_{gs}$ 曲线（夹断电压不同）




图 5.17 DH-PHEMT 和 SH-PHEMT 的 $I_{ds}-V_{gs}$ 曲线（夹断电压基本相同）

图 5.17 给出了具有相近的夹断电压（均为-1.3V 左右）的 DH-PHEMT 和 SH-PHEMT 的 V_{gs} - I_d 转移特性曲线，可以明显看出 DH-PHEMT 的 V_{gs} - I_d 曲线具有较大的斜率，因此在相同栅压下同样具有更大的输出电流。

由图中也可以看出，DH-PHEMT 的 I_{ds} - V_g 曲线的线性度要好于 SH-PHEMT。为了进一步说明这一点，我们通过对曲线进行多项式拟合，将器件的输出电流 I_{ds} 表示成 V_{gs} 的函数^{[69][70][71]}，函数形式参见式 (5-1)，多项式最高取到六次方项。拟合曲线分别如图 5.16、图 5.17 所示。

$$I_{ds} = a_0 + a_1 V_{gs} + a_2 V_{gs}^2 + a_3 V_{gs}^3 + a_4 V_{gs}^4 + a_5 V_{gs}^5 + a_6 V_{gs}^6 \quad (5-1)$$

对于图 5.16，拟合的曲线数据结果如表 5.1 所示：

表 5.1 图 5.16 的 I_{ds} - V_{gs} 曲线多项式拟合结果

a_n	a_0	a_1	a_2	a_3	a_4	a_5	a_6
DH-PHEMT	20.840	36.964	6.916	-9.505	1.711	1.136	-1.185
SH-PHEMT	6.040	25.657	26.905	-5.560	-14.831	0.758	3.017
a_n	a_0	a_1	a_2/a_1	a_3/a_1	a_4/a_1	a_5/a_1	a_6/a_1
DH-PHEMT	20.840	36.964	0.187	-0.257	0.046	0.031	-0.032
SH-PHEMT	6.040	25.657	1.046	-0.217	-0.578	0.030	0.118

对于图 5.17，拟合的曲线数据结果如表 5.2 所示：

表 5.2 图 5.17 的 I_{ds} - V_{gs} 曲线多项式拟合结果

a_n	a_0	a_1	a_2	a_3	a_4	a_5	a_6
DH-PHEMT	29.820	33.849	-2.186	-9.981	1.327	2.770	0.537
SH-PHEMT	23.247	24.979	-11.034	-8.751	15.757	13.414	2.779
a_n	a_0	a_1	a_2/a_1	a_3/a_1	a_4/a_1	a_5/a_1	a_6/a_1
DH-PHEMT	29.820	33.849	-0.065	-0.295	0.039	0.082	0.016
SH-PHEMT	23.247	24.979	-0.442	-0.350	0.631	1.862	0.111

由表 5.1 和表 5.2 可以看出，对于多项式的系数 a_n ，当 $n>1$ 时，DH-PHEMT 的 a_n/a_1 的绝对值基本上都要小于 SH-PHEMT 的 a_n/a_1 ，比如对线性度影响较大的二次项 a_2 ，DH-PHEMT 的 a_2/a_1 分别只有 0.187 和 -0.065，而 SH-PHEMT 的 a_2/a_1 分别有 1.046 和 -0.442。因此，DH-PHEMT 的线性度要好的多。该性质在图 5.15 中表现为不同栅压 V_{gs} 、相同栅压间隔的输出电流 I_{ds} 曲线之间的间隔更加均匀。

5.2.3 跨导特性




图 5.18 DH-PHEMT 和 SH-PHEMT 的 g_m - V_{gs} 曲线 (夹断电压不同)




图 5.19 DH-PHEMT 和 SH-PHEMT 的 g_m - V_{gs} 曲线 (夹断电压基本相同)

图 5.18 和图 5.19 分别给出了 DH-PHEMT 和 SH-PHEMT 的跨导-栅压曲线图, 分别和图 5.16、图 5.17 中的曲线相对应。在器件阈值电压不同时 (DH-PHEMT 的夹断电压绝对值较大), SH-PHEMT 的最大跨导 (338mS/mm) 高于 DH-PHEMT 的跨导 (320mS/mm), 如图 5.18 所示。这主要是因为 SH-PHEMT 的栅槽腐蚀深度较深, 栅金属离沟道比较近, 阈值电压较大, 使得栅控能力增强。但是 DH-PHEMT 的高跨导范围明显宽于 SH-PHEMT; 而在器件的阈值电压相近的情况下, DH-PHEMT 具有更高的跨导 (275mS/mm) 以及更大的跨导带宽, 如图 5.19 所示。这是由于沟道上下同时有异质结和平面掺杂存在, 形成近似的方形势阱。而单异质结构的 SH-PHEMT 只在沟道上部异质结界面处形成三角形势阱。二维电子气在方形势阱中分布更加均匀, 而且沟道上下同时平面掺杂以及沟道本身均匀掺杂使得沟道内具有更高的电子气浓度。这使得双异质结双平面掺杂的 DH-PHEMT 器件在更大的栅压范围内具有较高的跨导, 提高了器件的增益带宽。

图 5.20 和图 5.21 分别给出了 DH-PHEMT 和 SH-PHEMT 的跨导-源漏电流曲线, 分别和图 5.18、图 5.19 中的曲线相对应。同样可以看出, 在两种情况下 DH-PHEMT 均比 SH-PHEMT 在更大的输出电流范围内具有较高的跨导。




图 5.20 DH-PHEMT 和 SH-PHEMT 的 g_m - I_{ds} 曲线 (夹断电压不同)




图 5.21 DH-PHEMT 和 SH-PHEMT 的 g_m - I_{ds} 曲线 (夹断电压基本相同)

5.3 多指大功率管测试结果

5.3.1 直流测试结果

图 5.22、图 5.23 分别给出了两种可封装的 10 指栅宽 1.2mm 的功率 PHEMT 器件的照片, 两种结构均采用空气桥将源和源之间以及源和压焊点连接起来。





图 5.22 源跨栅总线结构 10 指功率 PHEMT 图 5.23 源跨栅、漏、栅结构的 10 指功率 PHEMT

图 5.24 给出了采用经过校准的 SS-2000 半导体器件特性脉冲测试仪测得的 10 指栅宽为 1.2mm 的器件的输出特性。在 $V_{gs}=0.5V$ 时的器件最大输出电流达到 430mA, 输出电流密度达到 360mA/mm。由于测试设备条件所限, 多指大电流的功率管栅压 V_{gs} 最大只能加到 0.5V, 而当 $V_{gs}=+1V$ 时的最大输出电流密度 I_{max} 可以达到 500mA/mm (参见图 5.3)。图 5.24 中的 10 指功率管 $V_{gs}=0.5V$ 时输出电流密度略小于图 5.3 中 DH-PHEMT 单管在 $V_{gs}=0.5V$ 时的输出电流密度, 这是由于多

指器件的均匀性略有差别所致。




图 5.24 总栅宽为 1.2mm 的 10 指功率管输出特性 (脉冲测试)




图 5.25 源漏间距分别为 5 μm 和 6 μm 的 10 指功率管直流输出特性比较

图 5.25 分别给出了采用 ICCAP 测得的 10 指的功率管的直流输出特性, 图中的功率管源漏间距分别为 5 μm 和 6 μm , 测试条件为 $V_{ds}=3\text{V}$, $V_{gs}=-2\sim 0\text{V}$, $\text{step}=0.25\text{V}$, 图中栅压为 0V 时的 I_{dss} 分别达到了 309mA 和 273mA。测得多个不同单元中的源漏间距为 5 μm 的 10 指功率管 I_{dss} 平均值为 293mA, 而源漏间距为 6 μm 的 10 指功率管 I_{dss} 平均值为 263mA。由于源漏间距较大时, 寄生电阻增加, 导致输出电流下降。在多指的情况下这种现象表现的尤其明显。




图 5.26 总栅宽为 4.8mm 的 40 指功率管照片




图 5.27 总栅宽为 4.8mm 的 40 指功率管输出特性 (脉冲测试)

图 5.26 给出了 40 指栅宽为 4.8mm 的功率 PHEMT 器件的局部照片, 图 5.27 给出了采用经过校准的 SS-2000 半导体器件特性脉冲测试仪测得的 40 指栅宽为 4.8mm 的器件的输出特性。在 $V_{gs}=0.5V$ 时, 最大输出电流达到 1.4A。

5.3.2 高频测试结果

多指结构且能够进行高频测试的 PHEMT 器件如图 5.28 所示, 测试系统采用 ICCAP, 测试的偏置条件为栅压 $V_{gs} = -1 \sim 0V$, Step=0.5V, 源漏电压 $V_{ds}=2V$, 频率扫描范围为 100MHz~2GHz。测得的 10 指栅宽 1.2mm 的器件的 f_T 为 8.13GHz (h_{21} 外推), 最高振荡频率 f_{max} 为 12GHz (G_{max} 外推)。图 5.29 给出了 10 指器件的频率特性, 图 5.30 给出了器件的 smith 圆图。







图 5.28 栅宽 1.2mm 的多指功率 PHEMT 高频测试器件照片



5.29 栅宽 1.2mm 的多指功率 PHEMT 的频率特性
 $V_{ds}=2V, V_{gs}=-1V$

bjt_ncehf/sp/sparm_bias/s11 bjt_ncehf/sp/sparm_bias/s12

445 43/ 2 SW= 5.89E-008 SM(B)=M: 9.58E-001 P: -1.35E+000 M



bjt_ncehf/sp/sparm_bias/s21 bjt_ncehf/sp/sparm_bias/s22

410 6/ 2 SW= 1.76E-008 PL(O)=M: 1.52E-001 P: 2.79E+000 M





图 5.30 栅宽 1.2mm 的功率 PHEMT 器件 Smith 圆图 ($V_{ds}=2V, V_{gs}=-1-0V, Step=0.5V$)

对比栅宽为 $120\mu\text{m}$ 的 DH-PHEMT 器件和总栅宽为 1.2mm 的多指 DH-PHEMT 器件的截止频率和最大振荡频率, 可以看出, $120\mu\text{m}$ 器件的 f_T 、 f_{max} 均要明显大于多指的大管子的 f_T 、 f_{max} 。当器件的尺寸越大时, 其寄生参量也越大, 导致 f_T 、 f_{max} 相应降低, 其中, 对 f_{max} 的影响尤其显著。由第二章的公式 (2-10) (2-11) 我们也可以看出, f_T 、 f_{max} 都和器件的寄生参数有关, 其中 f_{max} 受到的影响更大。

5.4 进一步改进器件性能的方案

- (1) 我们利用 AlAs 选择腐蚀截止层获得了很高的选择腐蚀比, 但是所用的柠檬酸选择腐蚀液对第二步 AlGaAs 的选择腐蚀没有对 AlAs 的选择腐蚀比高, 因此制得的器件的阈值电压仍然有一定偏差范围。如果能够进一步改进选择腐蚀液的腐蚀比, 或者在外延层结构设计中添加第二个选择腐蚀截止层, 将能够大大增加阈值电压的控制精度^[72], 从而进一步提高器件的一致性。
- (2) PHEMT 的栅长对器件的高频性能影响很大, 如果进一步缩小器件的栅长, 将能大大提高器件的综合性能。
- (3) 通过我们的分析可以知道, 如果减小 PHEMT 器件的源漏间距, 器件的寄生电阻将会进一步减小, 输出电流将会进一步增大, 在同样的外延层结构下可以得到更大的输出电流。

5.5 小结

本章首先对小尺寸的功率 PHEMT 器件进行了直流和高频性能测试, 获得了较高的输出电流和击穿电压。对于栅长 $1\mu\text{m}$, 源漏间距 $5\mu\text{m}$ 的器件, 在 $V_{gs}=+1\text{V}$ 时最大输出电流 I_{max} 为 500mA/mm , 跨导 g_m 为 275mS/mm , 阈值电压 $V_p=-1.3\text{V}$, 最大栅漏反向击穿电压达到了 22V , f_T 和 f_{max} 分别达到了 15GHz 和 38GHz 。对于源漏间距 $6\mu\text{m}$ 偏栅结构 DH-PHEMT 最大栅漏反向击穿电压达到了 28V , 关态源漏击穿电压 BV_{off} 达到 25V , $V_{gs}=+1\text{V}$ 时的开态源漏击穿电压 BV_{on} 达到了 13.5V 。然后比较了双异质结双平面掺杂的 DH-PHEMT 的器件与单平面掺杂的 SH-PHEMT 器件, 发现 DH-PHEMT 器件具有输出电流大、高跨导带宽、高线性度等优点, 非常适于功率应用。最后测量了多指功率管的直流输出特性和高频特性, 总栅宽分别为 1.2mm 、 4.8mm 的 10 指和 40 指功率 PHEMT 在 $V_{gs}=0.5\text{V}$ 时, 输出电流分别达到 460mA 和 1.4A 。总栅宽 1.2mm 的多指功率 PHEMT 的 f_T 和 f_{max} 分别达到了 8GHz 和 12GHz 。

第六章 结论

本论文对具有双栅槽结构的双异质结双平面掺杂 GaAs 功率 PHEMT 器件进行了研究, 通过建立双异质结双平面掺杂 DH-HEMT 器件的电荷控制模型, 对具有双栅槽结构的功率 PHEMT 器件的外延层结构设计、器件结构设计和版图设计, 以及对重要的单项工艺的改进, 主要取得了以下几个方面的成果:

1. 针对在功率 PHEMT 器件中常用到的双异质结双平面掺杂结构, 利用泊松方程以及异质结能带理论, 通过对费米能级的线性近似, 推导了新的基于双异质结双平面掺杂 HEMT 器件的电荷控制模型, 同时计算分析了沟道顶部和底部平面掺杂浓度, 栅金属与顶部平面掺杂层距离等材料结构尺寸对阈值电压和二维电子气浓度的影响, 计算方法和结果分析有助于我们改进材料结构, 设计所需的增强型或耗尽型双异质结双平面掺杂 HEMT 器件。

2. 为了获得具有大的击穿电压和输出电流的功率 PHEMT 器件, 我们设计了一种新的具有 AlAs 选择腐蚀截止层的双选择腐蚀栅槽结构和偏栅结构来提高器件的击穿电压, 同时采用了双异质结双平面掺杂的外延层结构以提高 PHEMT 器件的输出电流。

3. 利用理论分析和经验公式, 设计了 GaAs 功率 PHEMT 单管和多指功率管的结构, 综合考虑本实验室四英寸 GaAs 实验线的特点, 制定了一整套全新的具有双选择腐蚀栅槽结构的功率 PHEMT 器件的版图设计规则, 并将其成功的应用到版图设计中。

4. 在进一步完善 GaAs PHEMT 器件工艺的基础上, 发展了一套完整的具有双选择腐蚀栅槽结构的功率 PHEMT 器件工艺流程, 并利用设计的新版在本实验室的四英寸 GaAs 实验线上投片制作完成了器件。针对功率 PHEMT 器件的特点, 着重对一些重要的单项工艺: 台面隔离、欧姆接触、选择腐蚀栅槽、电镀空气桥工艺以及 GaAs 背面通孔工艺, 提出了相应的改进方案, 获得了较好的效果。通过改进电镀空气桥工艺, 解决了电镀工艺中腐蚀去除起镀层的问题; 在感应离子耦合 (ICP) 干法刻蚀实验中, 通过优化气压、射频功率和 $\text{CCl}_2\text{F}_2/\text{Ar}$ 混合气体组分, 获得了 $4.3\mu\text{m}/\text{min}$ 的高刻蚀速率和表面形貌较好的通孔。

5. 测试了小尺寸器件的直流和高频特性, 获得了良好的器件性能, 得到了较高的输出电流和击穿电压。对于栅长 $1\mu\text{m}$, 源漏间距 $5\mu\text{m}$ 的器件, 在 $V_{\text{gs}}=+1\text{V}$ 时最大输出电流 I_{max} 为 500mA/mm , 跨导 g_{m} 为 275mS/mm , 阈值电压 $V_{\text{p}}=-1.3\text{V}$, 最大栅漏反向击穿电压达到了 22V , f_{T} 和 f_{max} 分别达到了 15GHz 和 38GHz 。对于源漏间距 $6\mu\text{m}$ 偏栅结构 DH-PHEMT 最大栅漏反向击穿电压达到了 28V , 关态源漏击穿电压 BV_{off} 达到 25V , $V_{\text{gs}}=+1\text{V}$ 时的开态源漏击穿电压 BV_{on} 达到 13.5V 。我们将双异质结双平面掺杂的 DH-PHEMT 器件性能与单平面掺杂的 SH-PHEMT 器件进行了比较, 发现 DH-PHEMT 器件具有输出电流大, 线性度高, 具有较大的增益带宽等优点, 非常适合于功率应用。同时测量了多指功率管的直流输出特性和高频特性, 总栅宽分别为 1.2mm 、 4.8mm 的 10 指和 40 指功率 PHEMT 在 $V_{\text{gs}}=+0.5\text{V}$ 时, 输出电流分别达到 430mA 和 1.4A 。总栅宽 1.2mm 的多指功率 PHEMT 的 f_{T} 和 f_{max} 分别达到了 8GHz 和 12GHz , 适于在 L ~ C 波段的功率应用。

参 考 文 献

第一章

- [1] R.L.Anderson, Germanium-Gallium Arsenide Heterojunctions, IBM Journal of Research and Development, Vol.4, No.3, 1960, P283
- [2] L.Esaki, R.Tsu, Superlattice and Negative Differential Conductivity in Semiconductors, IBM Journal of Research and Development, Vol.14, No.1, 1970, P61
- [3] R.Dingle, H.stormer, A.C.Gossard et.al, Electron mobilities in modulation doped semiconductor heterojunction superlattices, Applied Physics Letters, Vol.33, No.7, 1978, P665
- [4] S.Hiyamizu, T.Mimura, T.Fujii, et al. High mobility of two-dimensional electrons at the GaAs/n-AlGaAs heterojunction interface , Applied Physics Letters, vol.37, No.9, 1980, P805
- [5] T.Minura, S.Hiyamizu, T.Fujii et al., A New Field-effect transistor with selectively doped GaAs/n-Al_xGa_{1-x}As heterojunctions, Japanese Journal of Applied Physics, Vol.19, 1980, P225
- [6] J.M.Moniz, Is SiGe the future of GaAs for RF application, GaAs IC Symposium, 1997. 19th Annual, 15-17 Oct 1997, P229
- [7] N.Clemens,et.al., Nonlinear Modeling of SiGe HBT's up to 50GHz,IEEE Transactions on MTTs,1997,Vol.45,No.12, P2503
- [8] Hiroyuki Matsunami, Progress in Wide Bandgap Semiconductor SiC for Power Devices, The 12th International Symposium on Power Semiconductor Devices and ICs, 2000. Proceedings, 2000, P3
- [9] G.Guang-bao,M.Hadis, Material-Based comparison for power heterojunction bipolar transistors, IEEE Transactions on Electron Devices, 1991, Vol.38, No.11, P2410
- [10]A.Peter, III-V HBTs for Microwave Applications: Technology Status and Modeling Challenges, IEEE BCTM 3.1, 2000, P52
- [11]M.Golio, B.Newgard, The history and future of GaAs devices in commercial

- wireless products, Broadband Communications for the Internet Era Symposium digest, IEEE Emerging Technologies Symposium on , 2001, P63
- [12] W.Okamura, et al., K-band 76%PAE InP Double Heterojunction Bipolar Power Transistors and a 23-GHz compact linear power amplifier MMIC, GaAs IC Symp., 2000, P219
- [13] U.K.Mishra, R.Ventury, L.McCarthy et al, AlGaIn-GaN HEMTs and HBTs for microwave power, 58th Device Research Conference Digest., 2000, P35
- [14] Otto Berger, GaAs MESFET, HEMT and HBT competition with advanced Si RF technologies, GaAsMANTECH, 1999
- [15] P.Dimitris, HBT vs. PHEMT vs. MESFET: What's best and why, GaAsMANTECH, 1999
- [16] William Liu, Fundamentals of III-V Devices: HBTs, MESFETs, and HFETs/HEMTs, A Wiley-Interscience Publication, 1998
- [17] 陈俊, GaAs 高电子迁移率晶体管 (HEMT) 及低噪声单片放大器的研究 [博士学位论文], 中国科学院微电子中心, 2000
- [18] E.Y.Chang, D.H.Lee, S.H.Chen, et al., Power PHEMT with compact device layout for low voltage CDMA application, Electronics Letters, Vol.36, No. 6, 16th Mar 2000, P577
- [19] J.L.Lee, J.K.Kim, K.J.Choi, et al., 3.3V supply single-voltage-operating double-planer-doped AlGaAs/InGaAs PHEMT with double channel for 1.6GHz digital mobile communications, Electronics Letters, Vol.36, No. 3, 3rd Feb 2000, P262
- [20] Applications Notes Discrete FET/PHEMT Devices, Filtronic Solid State Division, 1999
- [21] 曹昕, 曾一平, 孔梅影, 等, MBE 生长的高质量 AlGaAs/InGaAs 双 δ 掺杂 PHEMT 结构的材料, 半导体学报, Vol.21, No.9, Sep 2000, P934
- [22] M.Y.Kao, S.T.Fu, Pin Ho, et al. Very High Voltage AlGaAs/InGaAs Pseudomorphic Power HEMTs, IEDM 1992, P319
- [23] C.K.Pao, G.L.Lan, C.S.Wu, et al., V-Band High-Efficiency Monolithic Pseudomorphic HEMT Power Amplifiers, IEEE Microwave and Guided Wave

- Letters, Vol.2, No.10, Oct 1992, P394
- [24] J.C.Huang, P.Saledas, J.Wendler, et al., A Double-Recessed $\text{Al}_{0.24}\text{GaAs}/\text{In}_{0.16}\text{GaAs}$ Pseudomorphic HEMT for Ka- and Q- Band Power Applications, IEEE Electron Device Letters, Vol.14, No.9, Sep 1993, P456
- [25] C.S.Wu, F.Ren, S.J.Pearson, et al., Dry Etch Gate Recess High Breakdown Voltage Power P-HEMTs, Electronics Letters, Vol.30, No.21, 13th Oct 1994, P1803
- [26] Y.C.Chen, C.S.Wu, C.K Pao, et al., High PAE pseudomorphic InGaAs/AlGaAs HEMT X-band high power amplifiers, 17th Annual IEEE GaAs IC Symposium, Technical Digest, 29 Oct-1 Nov 1995, P281
- [27] M.J.Martinez, E.Schirmann, M.Durlam, et al. AlGaAs/InGaAs Power P-HEMTs for High-Efficiency, Low-Voltage Portable Applications, 1996 IEEE MTT-S Digest, Vol.2, Jun 1996, P17
- [28] Marsetz W, Hulsman A, Kleindienst T, et al., High Performance Double Recessed $\text{Al}_{0.2}\text{Ga}_{0.8}\text{As}/\text{In}_{0.25}\text{Ga}_{0.75}\text{As}$ PHEMTs for Microwave Power Applications, Microwave Conference and Exhibition, 27th European, Vol.2, 8-12, 1997, P1030
- [29] Y.C.Pao, Kim Tran, Jeff Franklin et al., MBE grown selective recess structures for microwave and millimeter-wave power PHEMTs, Journal of Crystal Growth, 201/202, 1999, P719
- [30] James J. Komiak, Wendell Kong, Kirby Nichols. High Efficiency Wideband 6 to 18 GHz PHEMT Power Amplifier MMIC, IEEE MTT-S Digest, 2002, P905
- [31] 郑雪帆, 陈效建, 高建峰, 等, Ka 波段功率 PHEMT 的设计与研制, 固体电子学研究与进展, Vol.19, No.3, Nov. 1999, P109
- [32] 陈堂胜, 杨立杰, 周焕文, 等, Ku 波段 10W 功率 PHEMT, 军事微波会议, 2000, P64
- [33] 陈新宇, 高建峰, 王军贤, 等, Ka 波段 PHEMT 功率放大器, 固体电子学研究与进展, Vol.21, No.4, Nov. 2001, P371

第二章

- [34] S. Kayali, et al., GaAs MMIC Reliability Assurance Guideline for Space Applications, P40
- [35] J.M.Matthews, A.E.Blakeslee, et al, Defects in epitaxial multilayers: I. Misfit

- dislocations in layers, *Journal of Crystal Growth*, vol.27, 974 , P118
- [36]王良臣, 半导体量子器件物理讲座 II - 高电子迁移率晶体管, *物理*, Vol.30, No.4, 2001, P223
- [37]D.Delagebeaudeuf, N.T.Linh, et al., Metal-(n)AlGaAs-GaAs two-dimensional electron gas FET, *IEEE Transactions on Electron Devices*, Vol.29, No.2, June 1982, P955
- [38]T.Drummond, H.Morkoc, K.Lee, et al, Model for modulation doped field effect transistor, *IEEE Electron Device Letters*, Vol.EDL-3, No.11, June 1982, P338
- [39]K.Lee, M.Shur, T.Drummond, et al, Electron density of the two-dimensional electron gas in modulation doped layers, *Journal of Applied Physics*, Vol.54, No.4, Apr.1983, P2093
- [40]P.C.Chao, M.S.Shur, R.C.Tiberio, et al., DC and Microwave Characteristics of Sub-0.1- μm Gate-Length Planar-Doped Pseudomorphic HEMT's, *IEEE Transactions on Electron Devices*, Vol.36, No.3, Mar.1989, P461
- [41]J.L.Cazaux, G.I. NG, Dimitris Pavlidis, et al., An Analytical Approach to the Capacitance-Voltage Characteristics of Double-Heterojunction HEMT's, *IEEE Transactions on Electron Devices*, Vol.35, No.8. Aug. 1988, P1223
- [42]K.Inoue, H. Sakaki, J.Yoshino, et al. Self-consistent Calculation of Electronic States in AlGaAs/GaAs/AlGaAs selectively doped double-heterojunction systems under electric fields, *Journal of Applied Physics*, Vol.58, No.11, Dec.1985, P4277
- [43]李效白, 平面掺杂异质结场效应管的二维电子气浓度和材料结构尺寸之间的关系, *半导体学报*, Vol.20, No.5, May, 1999, P389
- [44]相奇, HFET 的模拟及微波功率 HFET 的设计与研制 [博士学位论文], 西安交通大学, 1991
- [45]Chenhsin Lien, Y.M.Huang, H.M.Chien et al, Charge Control Model of the Double Delta-Doped Quantum-Well Field-Effect Transistor, *IEEE Transactions on Electron Devices*, Vol.41, No.8, Aug. 1994, P1351
- [46]C.Gaquiere, D.Theron, B.Bonte et al., Optimization of a Power Pseudomorphic Double Heterojunction FET, *Microwave and Optical Technology Letters*, Vol.7, No.18, Dec 1994, P871

- [47] J.C.Huang, G.S.Jackson, Stanley Shanfield et al., An AlGaAs/InGaAs Pseudomorphic High Electron Mobility Transistor With Improved Breakdown Voltage for X- and Ku-Band Power Applications, IEEE Transaction on Microwave Theory and Techniques, Vol.41, No.5, May, 1993, P752
- [48] A.W.Hanson, D.Danzilio, K.Bacher, et al., A Selective Gate Recess Process Utilizing MBE-Grown InGaP Etch-Stop Layers for GaAs-Based FET Technologies, Proc. GaAs IC Symposium, P195
- [49] M.P.Liao, J.R.East, G.I.Haddad, Recessed-gate InGaAs MESFETs with an AlAs Etch-stop Layer, Electronics Letters, Vol.31, No.8, 13th Apr. 1995, P684
- [50] R.L.Ross, S.P.Svensson, Paolo Lugli, Pseudomorphic HEMT Technology and Applications, Kluwer Academic Publishers, 1996

第三章

- [51] 李效白, 砷化镓微波功率场效应晶体管及其集成电路, 北京: 科学出版社, 1998.2
- [52] John L.B.Walker, High-Power GaAs FET Amplifiers, Boston·London: Artech House INC, 1993

第四章

- [53] 王延锋, InGaP/GaAs HBT 跨阻放大器的研究[硕士学位论文], 中国科学院微电子中心, 2002
- [54] 郑英奎, 刘明, 和致经, 等, 0.1 μm T 型栅 PHEMT 器件, 半导体学报, 2001, Vol.22, No.4, P476
- [55] M.Tong, DG Ballegeer, A Ketterson et al., A comparative study of wet and dry selective etching processes for GaAs/AlGaAs/InGaAs pseudomorphic MODFETs, Journal of Electronic Materials, Vol.21, No.1, Jan. 1992, P9
- [56] J.M.Van Hove, R.J.Schuelke, G.P.Thomes 3-mm double-heterojunction microwave power HEMT fabricated by selective RIE, IEEE Electron Device Letters, Vol. 9 No.10, Oct 1988, P530
- [57] H.Maher, J.Etrillard, J.Decobert, Dry etch recess of an InGaAs/InAlAs/InP HEMT like structure using a low energy high density SiCl₄ plasma (ICP), International Conference on Indium Phosphide and Related Materials, 11-15 May 1998 P793

- [58]Xue X, Boudart B, Crosnier Y et al. Gate Recessing Optimization of GaAs/Al_{0.22}Ga_{0.78}As Heterojunction Field Effect Transistor Using Citric Acid/Hydrogen Peroxide/Ammonium Hydroxide for Power Applications, *Journal of Vacuum Sci. & Technol. B*, 1998, Vol.16, No.5,P2675
- [59]Chang EY, Yeong-Lin Lai, Lee YS et al., A GaAs/AlAs Wet Selective Etch Process for the Gate Recess of GaAs Power Metal-semiconductor Field-effect Transistors, *Journal of the Electrochemical Society*, Vol. 148, No.1, Jan. 2001, PG4.
- [60]R.Grundbacher, H.Chang, M.Hannan et al., Fabrication of Parallel Quantum Wires in GaAs/AlGaAs Heterostructures Using AlAs Etch Stop Layers, *Journal of Vacuum Science & Technology B*, Vol.11, No.6, Nov.-Dec. 1993, P2254
- [61]J.Kim, D.H.Lim, G.M.Yang, Selective etching of AlGaAs/GaAs structures using the solutions of citric acid/H₂O₂ and de-ionized H₂O/buffered oxide etch, *Journal of Vacuum Sci. & Technol. B*, 1998, Vol.16, No.2, P558
- [62]Henry Hendriks, Jim Crites, Gerald D'Urso, et al., Challenge in Rapidly Scaling up Backside Processing of GaAs Wafers, *GaAsMANTECH Conference*, 2001
- [63]G.Deligeorgis, M.Lagadas, G.Constantinidis, Improvement of uniformity in conventional RIE process for via hole fabrication in GaAs based MMICs [HEMTs], *Semiconductor Conference 2000, CAS 2000 Proceedings Vol.1*, 10-14 Oct. 2000 P163
- [64]K.Sumitani, M.Komaru, M. Kobiki, et al., A high aspect ratio via hole dry etching technology for high power GaAs MESFET , *GaAs IC Symposium*, Oct. 1989, P22
- [65]M.S.Chung, H.R.Kim, J.E.Lee, et al., Via hole process for GaAs monolithic mirowave integrated circuit using two-step dry etching, *Journal of Vacuum Sci. & Technol. B*, 1993, Vol.11, No.2, P159
- [66]S.Salimian, C.B.Cooper, M.E.Day, Dry etching of via connections for GaAs monolithic microwave integrated circuits fabrication, *Journal of Vacuum Sci. & Technol. B*, 1987, Vol.5, No.6, 1987, P1606
- [67]E.W.Berg, S.W.Pang, Low-pressure etching of nanostructures and via holes using an inductively coupled plasma system, *Journal of the Electrochemical Society*, Vol.146, No.2, 1999, P775

第五章

- [68] J.A. del Alamo, M.H. Somerville, Breakdown in Millimeter-Wave Power InP HEMT's: A Comparison with GaAs PHEMT's, IEEE Journal of Solid-State Circuits, Vol.34, No.9, Sep. 1999, P1204
- [69] H. Hida, A. Okamoto, H. Toyoshima, et al., A high-current drivability I-AlGaAs/n-GaAs doped π -channel MIS-Like FET(DMT), IEEE Electron Device Letter, Vol.7, No.11, 1986, P625
- [70] F.T. Chien, H.C. Chiu, S.C. Yang, et al., Device linearity and gate voltage swing improvement by $\text{Al}_{0.3}\text{Ga}_{0.7}\text{As}/\text{In}_{0.15}\text{Ga}_{0.85}\text{As}$ double doped-channel design, IEICE Transactions on Electron., Vol.E84-C, No.10, Oct. 2001, P1306
- [71] M.T. Yang, Y.J. Chan, et al., Device linearity comparisons between doped-channel and modulation-doped designs in pseudomorphic $\text{Al}_{0.3}\text{Ga}_{0.7}\text{As}/\text{In}_{0.2}\text{Ga}_{0.8}\text{As}$ heterostructures, IEEE Transactions on Electron Devices, Vol.43, No.8, Aug. 1996, P1174
- [72] Kamal Alavi, Serap Ogut, Peter Lyman, et al, Double Selective pHEMT Process Using an All Wet Etch Chemistry, GaAsMANTECH Conference, 2002

攻读硕士学位期间发表的论文

(1) 陈震, 和致经, 刘新宇, 吴德馨, “新型双异质结双平面掺杂功率 PHEMT 研究”, 半导体学报, 已录用

(2) 陈震, 吴德馨, “双异质结双平面掺杂 HEMT 器件的电荷控制模型”, 半导体学报, 评审中

(3) 陈震, 吴德馨, “SiGe 材料及其在双极型器件中的应用”, 微电子技术, 已录用

致 谢

首先，我要感谢我的导师吴德馨院士。本论文是在吴老师的悉心指导下完成的。在中科院微电子中心攻读硕士学位的这段日子里，吴老师在工作上给予我全面的指导，在生活上给予我亲切的关怀，使我从初学者转变为能够独立工作，为以后的工作和学习打下了坚实的基础。吴老师深厚的学术造诣、严谨的工作态度、忘我的工作热情都使我受益非浅。

非常感谢和致经研究员在我整个毕业设计过程中对我的指导。和老师丰富的理论和实践经验、严谨的治学态度、一丝不苟的科学作风、全力以赴的工作精神永远是我学习的榜样。

在我的毕业设计过程中，我得到了化合物半导体器件和电路实验室全体人员所给予的方方面面的支持。刘训春研究员在生活和学习上给过我很多关照和帮助，刘新宇研究员在工艺研究和毕业论文写作方面给我很多建议和支持；孙海锋副研究员、王素琴老师、王润梅老师、郑英奎工程师、汪宁工程师、魏珂工程师、罗明雄工程师、张海英研究员、刘键副研究员、韩振宇副研究员等在具体实验过程都上给了我很多帮助，其中特别感谢王润梅老师在停线改造前多次为我加班加点、不厌其烦的为我光刻、对版，使我的实验得以顺利进行。在版图设计过程中，我得到了刘洪民副研究员的大力帮助，袁志鹏博士在测试方面也给予我大力支持。另外，同组的刘洪刚博士、郑丽萍博士、石瑞英博士、肖冬萍硕士、石华芬硕士、邵刚硕士、李树 硕士等在学习和生活中也给予我方方面面的支持，和他们的讨论给予我很大启发。在此，作者一并表示最诚挚的感谢。

感谢研究生部刘全庚老师和边林芬老师在学习和生活上的关心和支持。

由衷的感谢我的父母多年来对我一如既往的支持和鼓励。